机译:UTBB FD-SOI MOS晶体管的背栅偏置和衬底掺杂影响衬底效应:分析和优化指南
IIT Gandhinagar, Dept Elect Engn, Gandhinagar 382355, India;
IIT Kanpur, Dept Elect Engn, Kanpur 208016, Uttar Pradesh, India;
IIT Gandhinagar, Dept Elect Engn, Gandhinagar 382355, India;
Back-gate bias; ground plane (GP); negative feedback; radio frequency (RF); substrate effect; system on chip (SoC); ultrathin body and BOX fully depleted silicon-on-insulator (UTBB FD-SOI);
机译:GaN异质结构场效应晶体管结构中的电荷移动,在施加衬底偏置的情况下,碳掺杂的缓冲液
机译:衬底偏压对定向阴极电弧蒸发沉积Cr掺杂类金刚石碳膜结构,力学性能和耐腐蚀性能的影响
机译:/ spl delta /掺杂Si / sub 0.8 / Ge / sub 0.2 / p-MOSFET晶体管的基板工程分析
机译:使用背栅偏置调制超薄体和BOX(UTBB)SOI衬底上的Si纳米线隧道FET的传输特性
机译:MOCVD在平面和纳米硅衬底上InP的异质外延优化。
机译:合金电极辅助高性能增强型钕掺杂型氧化铟锌氧化物薄膜晶体管在聚酰亚胺柔性基板上
机译:GaN异质结构场效应晶体管结构中的电荷移动,在施加衬底偏置的情况下,碳掺杂的缓冲液
机译:理解应变在p型In(x)Ga(1-x)as(Gaas衬底)和In(0.53 + x)Ga(0.47-x)as(on on)上的孔隙尺寸裁剪中的作用的理论形式Inp substrates)调制掺杂场效应晶体管