...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Elektronika >Selected solutions in printed circuit boards for silicon detector readout integrated circuits testing
【24h】

Selected solutions in printed circuit boards for silicon detector readout integrated circuits testing

机译：印刷电路板中用于硅探测器读出集成电路测试的精选解决方案

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Projektowanie obwodów drukowanych (PCB) do testowania układów scalonych w formie nagich kości wiąże się z wieloma kompromisami. Z jednej strony zestaw testowy powinien maksymalnie elastyczny aby ułatwić diagnozowanie I usuwanie usterek w trakcie pierwszego uruchomienia, modyfikację już uruchomionego obwodu dla kolejnych serii testów a także powinien umożliwiać łatwy dostęp dla narzędzi laboratoryjnych (sond oscyloskopowych, podłączenia multimetru itp.). Z drugiej jednak strony obwód powinien być odporny na zakłócenia oraz umożliwić osiągnięcie maksymalnej wydajności przez testowany obwód. Niepoprawnie zaprojektowany obwód (szczególnie dla niskoszumnych obwodów o niskiej mocy) potrafi znacząco pogorszyć wydajność nawet najlepszego układu scalonego. Artykuł ten prezentuje wybrane rozwiązania zastosowane przez autora w obwodach do testowania układów scalonych do odczytu krzemowych detektorów które zaprojektowane zostały w Katedrze Metrologii AGH.%The design of the PCBs (Printed Circuit Board) for testing naked die integrated circuits involves a series of tradeoffs. On the one hand the test setup should be as flexible as possible to provide means to diagnose or debug it during the first start-up, slightly modify the circuit for the second-step testing and should be accessible for an easy probe connection etc. On the other hand the circuit should be interference-proof and fully exploit the ASIC's capabilities. Enough to say that poorly designed PCB for the mixed-signal low-power, low-noise integrated circuit can successfully compromise the possible good noise-performance. This paper presents some solutions implemented by the author in test PCBs for the silicon detector readout integrated circuits designed at the AGH-UST ASIC design group.
机译：设计用于测试裸露形式的集成电路的印刷电路板（PCB）涉及许多折衷。一方面，测试套件应尽可能灵活，以便在初次启动时进行诊断和故障排除，修改已运行的电路以进行后续系列测试，并且还应易于使用实验室工具（示波器探头，万用表连接等）。但是，另一方面，该电路应具有抗干扰能力，并允许被测电路获得最佳性能。设计不当的电路（尤其是低噪声低功耗电路）会严重降低最佳集成电路的性能。本文介绍了作者在用于测试集成电路的电路中选择的解决方案，这些电路是由AGH计量部门设计的，用于读取硅探测器。％用于测试裸芯片集成电路的PCB（印刷电路板）的设计涉及一系列折衷。一方面，测试设置应尽可能灵活，以提供在首次启动期间进行诊断或调试的方法，为第二步测试稍加修改电路，并且应易于进行探针连接等。另一方面，电路应具有抗干扰能力，并充分利用ASIC的功能。可以说，混合信号低功耗，低噪声集成电路的PCB设计不良会成功损害可能的良好噪声性能。本文介绍了作者在AGH-UST ASIC设计小组设计的用于硅探测器读出集成电路的测试PCB中实现的一些解决方案。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号