• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Instrumentation and Measurement, IEEE Transactions on >A Test Methodology for Determining Space Readiness of Xilinx SRAM-Based FPGA Devices and Designs
【24h】

A Test Methodology for Determining Space Readiness of Xilinx SRAM-Based FPGA Devices and Designs

机译：确定基于Xilinx SRAM的FPGA器件和设计的空间就绪性的测试方法

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Using reconfigurable static random access memory (SRAM)-based field-programmable gate arrays (FPGAs) for space-based computation has been a very active area of research for the past decade. Because these commercially available devices are only radiation tolerant in terms of total ionizing dose and single-event latchup, these devices must be qualified for other types of single-event effects to be used in spacecraft. Furthermore, mission requirements often dictate the need to do radiation experiments on the FPGA user circuit. Because both the circuit and the circuit's state are stored in memory that is susceptible to single-event upsets, both could be altered by the harsh space radiation environment. Both the circuit and the circuit's state can be protected by triple-modular redundancy (TMR), but applying TMR to FPGA user designs is often an error-prone process. Faulty application of TMR could cause the FPGA user circuit to output incorrect data. This paper will describe both device-level static testing and user circuit dynamic testing, including a three-tiered methodology for testing FPGA user designs for space readiness.
机译：在过去的十年中，使用基于可重构静态随机存取存储器（SRAM）的现场可编程门阵列（FPGA）进行基于空间的计算一直是非常活跃的研究领域。由于这些市售设备仅在总电离剂量和单事件闭锁方面具有辐射耐受性，因此这些设备必须符合航天器中使用的其他类型的单事件效应的条件。此外，任务要求通常表明需要在FPGA用户电路上进行辐射实验。由于电路和电路的状态都存储在易受单事件干扰影响的存储器中，因此恶劣的空间辐射环境可能会改变两者。电路和电路状态均可通过三模冗余（TMR）保护，但是将TMR应用于FPGA用户设计通常是一个容易出错的过程。 TMR的错误应用可能导致FPGA用户电路输出错误的数据。本文将介绍设备级静态测试和用户电路动态测试，包括用于测试FPGA用户设计的空间就绪性的三层方法。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号