...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Japanese Journal of Applied Physics. Part 1, Regular Papers, Brief Communications & Review Papers >High Soft-Error Tolerance Body-Tied Silicon-on-Insulator Technology with Partial Trench Isolation
【24h】

High Soft-Error Tolerance Body-Tied Silicon-on-Insulator Technology with Partial Trench Isolation

机译：具部分沟槽隔离的高软错误容忍度的体贴式绝缘体上硅技术

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper presents soft-error tolerance for partially depleted silicon-on-insulator (SOI) devices with partial trench isolation (PTI) that realize a body-tied structure. Mechanism of charge collections due to alpha-particle strikes is clarified for a body-tied SOI device with the PTI structure and a body-floating SOI device. It is estimated that the soft-error tolerance of the body-floating SOI device is lower than that of the body-tied one because of parasitic bipolar action. Soft-error testing by using 0.18μm 4 Mbit static random-access memory (SRAM) indicates that the body-tied SOI devices with the PTI structure have high soft-error tolerance as compared with bulk devices. The charge collections for the PTI structure are also investigated to mitigate the soft errors. It is demonstrated that the body-tied PTI SOI technology is one of the best solutions for high-performance system LSIs with high soft-error tolerance.
机译：本文介绍了具有部分沟槽隔离（PTI）的部分耗尽型绝缘体上硅（SOI）器件的软错误容限，该器件实现了体绑结构。对于具有PTI结构的体载SOI器件和浮体SOI器件，阐明了因α粒子撞击而产生的电荷收集机制。据估计，由于寄生双极性作用，漂浮在身体上的SOI器件的软错误容忍度低于绑在身体上的SOI装置。通过使用0.18μm4 Mbit静态随机存取存储器（SRAM）进行的软错误测试表明，与大容量设备相比，具有PTI结构的机载SOI设备具有较高的软错误容忍度。还研究了PTI结构的电荷收集，以减轻软错误。事实证明，PTI SOI技术是针对具有高软错误容忍度的高性能系统LSI的最佳解决方案之一。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号