...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Pomiary Automatyka Kontrola >Zmniejszenie zu?ycia makrokomórek PAL w realizacjach uk?adowych automatów Moore'a
【24h】

Zmniejszenie zu?ycia makrokomórek PAL w realizacjach uk?adowych automatów Moore'a

机译：减少在系统性摩尔自动机实施中使用PAL宏单元

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given. Control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.%W artykule zosta?a przedstawiona metoda zmniejszenia wymaganych zasobów sprz?towych do implementacji automatów Moore'a w matrycowym uk?adzie programowalnym typu PAL. Cech? automatów Moore'a jest regularny charakter mikrooperacji, które daje si? implementowa? z u?yciem wbudowanych bloków pami?ci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównowa?nych stanów. Zaproponowane podej?cie pozwala zmniejszy? liczb? wymaganego zu?ycia sprz?towego bez zmniejszenia wydajno?ci systemów cyfrowych. Przedstawiony zostanie równie? przyk?ad zaproponowanego rozwi?zania oraz wyniki eksperymentu.
机译：提出了减少摩尔有限状态机（FSM）逻辑电路中的可编程阵列逻辑（PAL）宏单元数量的方法。该方法基于使用嵌入式存储块的自由输出来表示伪等效状态类的代码。所提出的方法允许在不降低数字系统性能的情况下最小化硬件。给出了该方法的应用实例。任何数字系统的控制单元都可以实现为Moore FSM。半导体技术的最新成就导致了诸如现场可编程逻辑阵列（FPGA）和复杂可编程逻辑器件（CPLD）之类的复杂VLSI芯片的开发。 CPLD通常用于实现复杂的控制器。在CPLD中，逻辑功能是使用可编程阵列逻辑宏单元实现的。当今的问题之一是实现FSM逻辑电路所需的PAL宏单元数量减少。可以使用适当的状态分配来解决此问题。 Moore FSM的特点是存在伪等效状态，并且微操作仅依赖于FSM内部状态。 CPLD的独特性是PAL宏单元的广泛扇入。它允许使用不同的来源来表示当前状态代码。％W artykule zosta？a przedstawiona metoda zmniejszenia wymaganychzasobówsprz？towych可以实现Moore'a w matrycowym uk？adzie programowalnym typu PAL。切赫？ Moore'a开玩笑的说说我的笑话吗？实施？ z u？yciem wbudowanychblokówpami？ci。 Metoda oparta jest na zastosowaniu transformacjikodówpseudorównowa？nychstanów。 Zaproponowane podej？cie pozwala zmniejszy？ liczb？ wymaganego zu？ycia sprz？wego.cn cyfrowych。 Przedstawiony zostanierównie？ przyk？ad zaproponowanego rozwi？zania oraz wyniki eksperymentu。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号