...
首页> 外文期刊>IEEE Journal of Solid-State Circuits >A high-speed digital neural network chip with low-power chain-reaction architecture
【24h】

A high-speed digital neural network chip with low-power chain-reaction architecture

机译:具有低功耗链式反应架构的高速数字神经网络芯片

获取原文
获取原文并翻译 | 示例
           

摘要

A high-speed digital neural network chip adopts a polyhedric discrimination neuron (PDN) model and low-power chain-reaction (LCR) architecture that can reduce the power dissipation to one-fiftieth or less. The chip contains 832 fully implemented digital synapse units that form 13 neurons on a 10.3-mm*14.1-mm die using 0.8- mu m CMOS technology. The synapse weights are updated using an external computer. A computational speed of 8 billion connections per second (GCPS) is achieved with low 54-mW power dissipation. The forward propagation time is 104 ns. These features make it possible to implement large-scale neural network chips and systems.
机译:高速数字神经网络芯片采用多面体鉴别神经元(PDN)模型和低功耗链式反应(LCR)架构,可将功耗降低至五十分之一或更小。该芯片包含832个完全实现的数字突触单元,这些单元使用0.8微米CMOS技术在10.3毫米* 14.1毫米芯片上形成13个神经元。使用外部计算机更新突触权重。以54mW的低功耗实现了每秒80亿个连接(GCPS)的计算速度。前向传播时间为104 ns。这些功能使实现大规模神经网络芯片和系统成为可能。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号