A CMOS electrically configurable gate array

El-Ayat K.A.; El Gamal A.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >A CMOS electrically configurable gate array

【24h】

A CMOS electrically configurable gate array

机译：CMOS电可配置门阵列

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

A CMOS electrically configurable gate array that combines the flexibility, efficiency, extendability, and performance of mask-programmed gate arrays with the convenience of user programmability is described. The implementation is facilitated by a novel two-terminal antifuse programmable element and a configurable interconnect technology. The chip has been fabricated using 2- mu m n-well CMOS technology with two-layer metallization.

机译：描述了一种CMOS电可配置门阵列，其结合了掩模编程门阵列的灵活性，效率，可扩展性和性能以及用户可编程性的便利性。新颖的两端反熔丝可编程元件和可配置的互连技术有助于实现该目标。该芯片是使用具有两层金属化工艺的2微米n阱CMOS技术制造的。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |1989年第3期|P.752-762|共11页
作者
El-Ayat K.A.; El Gamal A.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词

相似文献

外文文献
中文文献
专利

1. An architecture for electrically configurable gate arrays [J] . El Gamal A., Greene J. IEEE Journal of Solid-State Circuits . 1989,第2期

机译：电可配置门阵列的架构
2. 1.5 mu m CMOS gate arrays with analog/digital macros designed using common base arrays [J] . Kawada S., Hara Y. IEEE Journal of Solid-State Circuits . 1989,第4期

机译：使用通用基本阵列设计的具有模拟/数字宏的1.5μmCMOS门阵列
3. A gated single-photon avalanche diode array fabricated in a conventional CMOS process for triggered systems (Conference Paper) [J] . Vilella E., Diéguez A. Sensors and Actuators, A. Physical . 2012,第Null期

机译：采用常规CMOS工艺制造的用于触发系统的门控单光子雪崩二极管阵列（会议论文）
4. A Cmos Electrically Configurable Gate Array [C] . EI-Ajat, K., El Gamal, . 2001

机译：Cmos电可配置门阵列
5. A configurable router for embedded network-on-chip support in field-programmable gate arrays [D] . Pau, Ronny Pui-Hung 2008

机译：一种可配置的路由器，用于在现场可编程门阵列中支持嵌入式片上网络
6. High-Density Electrical Recording and Impedance Imaging With a Multi-Modal CMOS Multi-Electrode Array Chip [O] . Beatrice Miccoli, Carolina Mora Lopez, Erkuden Goikoetxea, 2010

机译：多模CMOS多电极阵列芯片的高密度电记录和阻抗成像
7. A Pulse Width-Controlled CMOS Laser Diode Pulser and a Time-Gated Time-Resolved SPAD Array Transceiver Chip for Diffuse Optics [O] . Marko Pakaslahti, Jan Nissinen, Ilkka Nissinen 2020

机译：脉冲宽度控制的CMOS激光二极管脉冲脉冲和用于漫射光学器件的延时时间分辨的SPAD阵列收发器芯片
8. Reliability and Electrical Properties of Gate Oxide Shorts in CMOS ICs [R] . Hawkins, C. F., Soden, J. M. 1986

机译：CmOs集成电路中栅氧化物短路的可靠性和电气特性

A CMOS electrically configurable gate array

摘要

著录项

相似文献

相关主题

期刊订阅