...
首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 14 ns 256 K*1 CMOS SRAM with multiple test modes
【24h】

A 14 ns 256 K*1 CMOS SRAM with multiple test modes

机译:具有多种测试模式的14 ns 256 K * 1 CMOS SRAM

获取原文
获取原文并翻译 | 示例
           

摘要

A methodology to enter and exit from test modes in asynchronous static RAMs (SRAMs) is presented. This chip is fabricated in a 0.7 mu m twin-tub, single-poly, double-metal technology on p/p/sup +/ epitaxial substrate. To prevent hot-electron degradation, a voltage regulator is used in the memory matrix, with the cascoding technique applied in the periphery. Circuits were implemented against voltage bumps and data glitching on the output. A small cell size of 5.1*13.7 mu m/sup 2/ and a chip size of 3.9*9.5 mm/sup 2/ have been achieved.
机译:提出了一种在异步静态RAM(SRAM)中进入和退出测试模式的方法。该芯片在p / p / sup + /外延衬底上以0.7微米的双管,单多晶硅,双金属技术制造。为了防止热电子降解,在存储矩阵中使用了稳压器,并在其外围应用了共源共栅技术。电路实现了针对电压突增和输出端数据毛刺的功能。已经实现了5.1×13.7μm/ sup 2 /的小单元尺寸和3.9×9.5mm / sup 2 /的芯片尺寸。

著录项

相似文献

  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号