...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >Performance limits of mixed analog/digital circuits with scaled MOSFETs
【24h】

Performance limits of mixed analog/digital circuits with scaled MOSFETs

机译：带比例MOSFET的混合模拟/数字电路的性能极限

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Constant electric field (CE), quasi-constant voltage (QCV), and constant voltage (CV) scaling laws are used as guides to MOSFET miniaturization. It is found that: 1) the QCV scaling law gives the best performance of the three scaling laws; 2) improvements in unity-gain bandwidth with scaling are less than predicted by the first-order theory due to mobility degradation; 3) gate length can be scaled down to 0.25 mu m while maintaining 10-bit accuracy for analog circuits (threshold variation limit); and 4) when gate lengths deviate from designed values, noise immunity for digital circuits is degraded mainly due to degradation in the saturation characteristics (drain-induced barrier lowering).
机译：恒定电场（CE），准恒定电压（QCV）和恒定电压（CV）缩放定律用作MOSFET小型化的指南。发现：1）QCV缩放定律在三个缩放定律中表现最佳； 2）由于迁移率降低，单位增益带宽随比例缩放的改善小于一阶理论的预测； 3）在保持模拟电路的10位精度（阈值变化极限）的同时，栅极长度可缩小至0.25μm； 4）当栅极长度偏离设计值时，数字电路的抗扰性会下降，这主要是由于饱和特性的下降（漏极引起的势垒降低）。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号