...
机译:用于毫米波CMOS功率放大器的多栅极单元堆叠FET设计
Department of Electrical and Computer Engineering, University of California at San Diego, La Jolla, CA, USA;
Department of Electrical and Computer Engineering, University of California at San Diego (UCSD), La Jolla, CA, USA;
Department of Electrical and Computer Engineering, University of California at San Diego, La Jolla, CA, USA;
Logic gates; Field effect transistors; CMOS integrated circuits; Layout; Capacitance; Capacitors;
机译:利用基于电压的65nm CMOS电压组合功率的60GHz高输出功率堆叠FET功率放大器的设计
机译:堆叠甲板以提高效率:RF至毫米波堆叠的CMOS SOI功率放大器
机译:堆叠式FET结构的毫米波功率放大器的分析与设计
机译:15 GHz 25 dBm多栅极单元堆叠CMOS功率放大器,具有32%PAE和≥30 dB的增益,适用于5G应用
机译:用于毫米波应用的CMOS技术中的大信号模型开发和高效功率放大器设计
机译:具有锁模结构的2.4 GHz CMOS功率放大器可增强增益
机译:堆叠CMOS毫米波功率放大器中的最佳数量晶体管