...
机译:适用于20 nm CMOS的FPGA的0.5-16.3 Gb / s完全自适应灵活到达收发器
Xilinx Inc, San Jose, CA, USA;
CMOS; FGPA; Transceiver; adaptive; serdes; serial link; wireline;
机译:低成本28 nm FPGA中嵌入的低功耗0.5–6.6 Gb / s有线收发器
机译:基于IPWM线路编码的有线收发器,具有时钟-Domain编码,用于在65-NM CMOS中以0.5至0.9 V和3-16 GB / s的0.5至0.9 V和3至16 Gb / s的操作,以补偿高达27-dB损耗
机译:具有自适应均衡和波特率时钟以及65nm CMOS技术中的数据恢复功能的60Gb / s 288mW NRZ收发器的设计技术
机译:适用于20nm CMOS的0.5-16.3Gb / s自适应收发器的宽带灵活可达技术
机译:利用亚20nm cmos挑战实惠技术缩放
机译:UL20p和gK的共表达抑制单纯疱疹病毒糖蛋白gDgH-gL和野生型gB或内吞作用缺陷型gB突变体介导的细胞间融合并下调其细胞表面表达
机译:一个4通道的多标准自适应串行收发器,范围为1.25-10.3 GB / s,CMOS 65 nm