...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >Complex IF Harmonic Rejection Mixer for Non-Contiguous Dual Carrier Reception in 65 nm CMOS
【24h】

Complex IF Harmonic Rejection Mixer for Non-Contiguous Dual Carrier Reception in 65 nm CMOS

机译：用于65 nm CMOS的非连续双载波接收的复合IF谐波抑制混频器

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper presents a complex IF mixer for a double conversion receiver architecture to be used for non-contiguous dual carrier reception as specified in upcoming releases of 3GPP standards. The complex IF mixer contains four harmonic rejection (HR) mixers, each of which is implemented with 64 passive unit cell mixers, clocked by a ring-oscillator based phase-locked loop and driven by sequencers that represent thermometer-coded oversampled sinusoidal LO waveforms. Each HR mixer is followed by a buffer and a signal distribution network to enable separation of the two carriers as well as IQ-imbalance correction. The complex IF mixer supports reception of two carriers with up to 65 MHz separation using 12 samples per IF LO period and a clock frequency of 390 MHz. The IF mixer is implemented in 65 nm CMOS, has an area of 0.74 mm$^{2}$, draws 26 mA, and has a harmonic conversion lower than ${-}68$ dBc per harmonic.
机译：本文提出了一种用于双转换接收器架构的复杂IF混频器，该架构将用于即将发布的3GPP标准中规定的非连续双载波接收。复杂的IF混频器包含四个谐波抑制（HR）混频器，每个混频器均由64个无源单元混频器实现，由基于环形振荡器的锁相环提供时钟，并由代表温度计编码的过采样正弦波LO波形的定序器驱动。每个HR混频器后面都有一个缓冲器和一个信号分配网络，以实现两个载波的分离以及IQ不平衡校正。复杂的IF混频器支持在两个IF LO周期内使用12个样本，时钟频率为390 MHz，以高达65 MHz的间隔接收两个载波。 IF混频器在65 nm CMOS中实现，面积为0.74 mm。 $ ^ {2} $ ，消耗26 mA ，并且谐波转换低于每个谐波 $ {-} 68 $ dBc。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号