...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >90-nm Process-Variation Adaptive Embedded SRAM Modules With Power-Line-Floating Write Technique
【24h】

90-nm Process-Variation Adaptive Embedded SRAM Modules With Power-Line-Floating Write Technique

机译：具有电源线浮动写技术的90nm工艺变化自适应嵌入式SRAM模块

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The power consumption of a low-power system-on-a-chip (SoC) has a large impact on the battery life of mobile appliances. General SoCs have large on-chip SRAMs, which consume a large proportion of the whole LSI power. To achieve a low-power SoC, we have developed embedded SRAM modules, which use some low-power SRAM techniques. One technique involves expanding the write margin; another is a power-line-floating write technique, which enables low-voltage write operation. The power-line-floating write technique makes it possible to lower the minimum operating supply voltage by 100 mV. The other techniques involve using a process-variation-adaptive write replica circuit and reducing leakage current. These techniques reduce active power during write operations by 18% and reduce active leakage of the word-line driver by 64%. The prototype SRAM modules achieve 0.8-V operation, and a 512-kb SRAM module achieves 48.4-μA active leakage and 7.8-μA standby leakage with worst-leakage devices.
机译：低功耗片上系统（SoC）的功耗对移动设备的电池寿命有很大影响。通用SoC具有大型片上SRAM，它们消耗了整个LSI功率的很大一部分。为了实现低功耗SoC，我们开发了嵌入式SRAM模块，其中使用了一些低功耗SRAM技术。一种技术涉及扩大写余量。另一种是电源线浮置写技术，可实现低压写操作。电力线浮动写入技术可以将最小工作电源电压降低100 mV。其他技术包括使用过程变化自适应写复制电路并减少泄漏电流。这些技术将写操作期间的有功功率降低了18％，并将字线驱动器的有功泄漏降低了64％。原型SRAM模块实现0.8V的工作电压，而512kb SRAM模块在漏电最严重的情况下实现48.4μA的有源泄漏和7.8μA的待机泄漏。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号