Sub-500-ps 64-b ALUs in 0.18-Μm SOI/bulk CMOS: design andscaling trends

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2001年第11期|p.1636-1646|共11页
• 作者

  Mathew S.K.; Krishnamurthy R.K.; Anders M.A.; Rios R.; Mistry K.R.; Soumyanath K.;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 一般性问题;基本电子电路;
• 关键词

  CMOS logic circuits; adders; digital arithmetic; integrated circuit design; low-power electronics; silicon-on-insulator; 0.18 micron; 1.5 V; 482 ps; 64 bit; SOI-optimal redesign; SOI/bulk CMOS; Si; deep-stack quaternary-tree architecture; dynamic ALU designs; intermedi;

  机译：CMOS逻辑电路;加法器;数字算术;集成电路设计;低功耗电子产品;绝缘体上硅;0.18微米;1.5 V;482 ps;64位;SOI最佳重新设计;SOI /批量CMOS;Si;深层堆栈四叉树体系结构;动态ALU设计;中间媒介;