A scannable pulse-to-static conversion register array forself-timed circuits

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2000年第1期|p.125-128|共4页
• 作者

  Wei Hwang; Joshi R.V.; Gristede G.D.;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 一般性问题;基本电子电路;
• 关键词

  CMOS logic circuits; logic arrays; timing circuits; 64 bit; dynamic logic circuit; level-sensitive scan design; pipelined operation; scannable pulse-to-static conversion register array; self-resetting CMOS circuit; self-timed circuit;

  机译：CMOS逻辑电路;逻辑阵列;定时电路;64位;动态逻辑电路;电平敏感扫描设计;流水线操作;可扫描的脉冲到静态转换寄存器阵列;自复位CMOS电路;自定时电路;