Addition to 'evaluation of three 32-bit CMOS' adders in DCVS logic for self-timed circuits'

Ruiz G.A.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >Addition to 'evaluation of three 32-bit CMOS' adders in DCVS logic for self-timed circuits'

【24h】

Addition to 'evaluation of three 32-bit CMOS' adders in DCVS logic for self-timed circuits'

机译：除了“针对自定时电路的DCVS逻辑中的三个32位CMOS评估”加法器外，

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

著录项
相似文献
相关主题

著录项

来源
《IEEE Journal of Solid-State Circuits》 |2000年第10期|P.1517-1517|共1页
作者
Ruiz G.A.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词

相似文献

外文文献
中文文献
专利

1. Evaluation of three 32-bit CMOS adders in DCVS logic for self-timed circuits [J] . Ruiz G.A. IEEE Journal of Solid-State Circuits . 1998,第4期

机译：评估DCVS逻辑中用于自定时电路的三个32位CMOS加法器
2. Compact 32-bit CMOS adder in multiple-output DCVS logic for self-timed circuits [J] . Ruiz G.A., Manzano M.A. IEE proceedings. Part G . 2000,第3期

机译：紧凑的32位CMOS加法器，具有多输出DCVS逻辑，适用于自定时电路
3. Compact 32-bit CMOS adder in multiple-output DCVS logic for self-timed circuits [J] . G.A. Ruiz, M.A. Manzano IEE proceedings. Part G . 2000,第3期

机译：紧凑的32位CMOS加法器，具有多输出DCVS逻辑，适用于自定时电路
4. Evaluation of Dual-Rail CMOS Logic Styles for Self-Timed Circuits [C] . Norchip Conference . 2006

机译：自定时电路双轨CMOS逻辑风格评估
5. Layout design of 32-bit Brent Kung adder (CMOS logic) [D] . Kalva, Vinish. 2015

机译：32位Brent Kung加法器（CMOS逻辑）的布局设计
6. Stable Logic Operation of Fiber-Based Single-Walled Carbon Nanotube Transistor Circuits Toward Thread-Like CMOS Circuitry [O] . Jae Sang Heo, Kyung-Tae Kim, Seok-Gyu Ban, 2018

机译：基于光纤的单壁碳纳米管晶体管电路对类似CMOS电路的稳定逻辑操作
7. A 0.8V CMOS TSPC Adiabatic DCVS Logic Circuit with the Bootstrap Technique for Low-Power VLSI [O] . H. P. Chen, J. B. Kuo 2013

机译：采用自举技术的0.8V CmOs TspC绝热DCVs逻辑电路，用于低功耗VLsI

Addition to 'evaluation of three 32-bit CMOS' adders in DCVS logic for self-timed circuits'

著录项

相似文献

相关主题

期刊订阅