A 16-Mb 400-MHz loadless CMOS four-transistor SRAM macro

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2000年第11期|p.1631-1640|共10页
• 作者

  Takeda K.; Aimoto Y.; Nakamura N.; Toyoshima H.; Iwasaki T.; Noda K.; Matsui K.; Itoh S.; Masuoka S.; Horiuchi T.; Nakagawa A.; Shimogawa K.; Takahashi H.;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 一般性问题;基本电子电路;
• 关键词

  CMOS memory circuits; SRAM chips; error compensation; high-speed integrated circuits; integrated circuit design; low-power electronics; timing; 0.13 mum; 0.18 mum; 1.8 V; 16 Mbit; 400 MHz; 500 MHz; CMOS logic process; all-adjoining twisted bitline scheme; bitline coupl;

  机译：CMOS存储电路;SRAM芯片;误差补偿;高速集成电路;集成电路设计;低功耗电子器件;时序;0.13μm;0.18μm;1.8V;16Mbit;400MHz;500MHz;CMOS逻辑处理;全部-邻接扭曲位线方案;位线耦合;