A register-controlled symmetrical DLL for double-data-rate DRAM

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |1999年第4期|p.565-568|共4页
• 作者

  Feng Lin; Miller J.; Schoenfeld A.; Ma M.; Baker R.J.;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 一般性问题;基本电子电路;
• 关键词

  CMOS memory circuits; DRAM chips; delay lock loops; high-speed integrated circuits; 0.21 micron; 125 to 250 MHz; CMOS technology; clock input buffer; clock output buffer; double-data-rate DRAM; high-frequency DRAM; optimum delay insertion; register-controlled symmet;

  机译：CMOS存储电路;DRAM芯片;延迟锁定环;高速集成电路;0.21微米;125至250 MHz;CMOS技术;时钟输入缓冲器;时钟输出缓冲器;双倍数据速率DRAM;高频DRAM;最佳延迟插入;寄存器控制的对称;