...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 110-dB-THD, 18-mW DAC using sampling of the output and feedback to reduce distortion
【24h】

A 110-dB-THD, 18-mW DAC using sampling of the output and feedback to reduce distortion

机译：一个110dB-THD，18mW DAC，使用输出和反馈采样来减少失真

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

A one-bit digital-to-analog converter architecture is presented that reduces distortion through the use of feedback. The only critical circuit in this architecture is identical to the first integrator of a /spl Delta//spl Sigma/ analog-to-digital converter. All other circuits in the system are embedded in the feedback loop, which reduces the effects of their nonidealities. Special attention was given to the distortion arising from the discrete-time to continuous-time interface. The feedback loop is a conditionally stable system using multipath feedforward compensation. A total harmonic distortion of -110 dB is achieved. The signal-to-noise ratio is 114 dB in 400 Hz, and out-of-band noise is below -50 dB using only one external component. The power consumption is 18 mW from a 5-V supply. Die area is 3.6 mm/sup 2/ in 0.6-/spl mu/m DPTM-CMOS technology.
机译：提出了一种一位数模转换器架构，该架构可通过使用反馈来减少失真。该架构中唯一的关键电路与/ spl Delta // spl Sigma /模数转换器的第一个积分器相同。系统中的所有其他电路都嵌入反馈环路中，从而减少了其非理想性的影响。特别注意了离散时间到连续时间界面引起的失真。反馈回路是使用多径前馈补偿的条件稳定系统。实现了-110 dB的总谐波失真。在400 Hz中，信噪比为114 dB，仅使用一个外部组件，带外噪声就低于-50 dB。 5 V电源的功耗为18 mW。芯片面积为3.6 mm / sup 2 /，采用0.6- / spl mu / m DPTM-CMOS技术。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号