...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >Limitation of CMOS supply-voltage scaling by MOSFET threshold-voltage variation
【24h】

Limitation of CMOS supply-voltage scaling by MOSFET threshold-voltage variation

机译：MOSFET阈值电压变化限制CMOS电源电压缩放

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

A fundamental limit of CMOS supply-voltage (V/sub cc/) scaling has been investigated and quantified as a function of the statistical variation of MOSFET threshold-voltage (V/sub T/). Based on the data extracted from a sub 0.5 /spl mu/m logic technology, the variation of ring-oscillator propagation-delay (T/sub d/) significantly increases as V/sub cc/ is scaled down towards the MOSFET V/sub T/. An empirical power-law relationship was then derived to describe the scattering of circuit speed (/spl Delta/T/sub pd/) as a function of MOSFET V/sub T/ variation (/spl Delta/V/sub T/) and (V/sub cc/-V/sub T/). Agreement between the model and the experimental data was established for V/sub cc/ values from 4.0 to 0.9 V. This fundamental limit of CMOS V/sub cc/, scaling poses an additional challenge for the design and manufacturing of high-performance, low-power portable systems and battery-based equipment.
机译：CMOS电源电压（V / sub cc /）缩放的基本极限已得到研究，并根据MOSFET阈值电压（V / sub T /）的统计变化进行了量化。根据从sub 0.5 / spl mu / m逻辑技术提取的数据，当V / sub cc /朝MOSFET V / sub方向缩小时，环形振荡器传播延迟（T / sub d /）的变化显着增加T /。然后，得出经验功率定律关系，以描述电路速度（/ spl Delta / T / sub pd /）随MOSFET V / sub T /变化（/ spl Delta / V / sub T /）和（V / sub cc / -V / sub T /）。建立了V / sub cc /值从4.0到0.9 V的模型与实验数据之间的一致性。CMOSV / sub cc /的这一基本限制，缩放对设计和制造高性能，低功耗提出了额外的挑战。功率便携式系统和基于电池的设备。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号