...
机译:纳米级双栅(DG)SOI MOSFET中的工程源/漏扩展区:分析模型和设计注意事项
Northern Ireland Semiconductor Research Centre (NISRC), School of Electrical and Electronic Engineering, Queen's University Belfast, Ashby Building, Stranmillis Road, Belfast BT9 5AH, Northern Ireland, UK;
nanoscale MOSFET; double gate MOSFET; lateral source/drain doping gradient; spacer width; silicon-on-insulator; source/drain extension regions;
机译:纳米级双栅SOI MOSFET中的源/漏扩展区工程:适用于低压模拟应用的新颖设计方法
机译:具有纳米级双栅极SOI MOSFET的6-T SRAM单元设计:源/漏工程和电路拓扑的影响
机译:具有电感应源极/漏极扩展的纳米SOI MOSFET:抑制短沟道效应的新颖属性和设计考虑
机译:用于低压模拟应用的纳米级双栅MOSFET中的源/漏极扩展区域工程
机译:用于纳米级MOSFET应用的栅极和源极/漏极工程。
机译:具有位置载流子散射相关性的准弹道漏电流电荷和电容模型对纳米级对称DG MOSFET有效
机译:具有纳米级双门SOI MOSFET的6-T SRAM单元设计:源/排水工程和电路拓扑的影响