...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Journal of Low Power Electronics >Thermal-Safe Dynamic Test Scheduling Method Using On-Chip Temperature Sensors for 3D MPSoCs
【24h】

Thermal-Safe Dynamic Test Scheduling Method Using On-Chip Temperature Sensors for 3D MPSoCs

机译：使用片上温度传感器的3D MPSoC热安全动态测试计划方法

获取原文
获取原文并翻译 | 示例
   

获取外文期刊封面封底 >>

       
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

System test and online test techniques are aggressively being used in today's SoCs for improved test quality and reliability (e.g., aging/soft-error robustness). With gaining popularity of vertical integration such as 2.5D and 3D, in the semiconductor industry, ensuring thermal safety of SoCs during these test modes poses a challenge. In this paper, we propose a dynamic test scheduling mechanism for system tests and/or online test that uses dynamic feedback from on-chip thermal sensors to control temperature during shift (or scan) and capture, thereby ensuring thermal-safe conditions while applying the test patterns. The proposed technique is a closed loop test application scheme that eliminates the need for separate thermal simulation of test patterns at design stage. The technique also enables granular field-level configuration of thermal limits, so that different units across multiple cores are subjected to customized thermal profiles. Results from implementation of the proposed schemes on a 4-layer, 16-core, 12.8 million gates, OpenSparc S1 processor subsystem are presented.
机译：为了提高测试质量和可靠性（例如，老化/软错误鲁棒性），当今的SoC中积极使用系统测试和在线测试技术。随着垂直集成（例如2.5D和3D）在半导体行业中的普及，在这些测试模式下确保SoC的热安全性提出了挑战。在本文中，我们提出了一种用于系统测试和/或在线测试的动态测试调度机制，该机制使用片上热传感器的动态反馈来控制移位（或扫描）和捕获过程中的温度，从而确保热安全条件同时应用。测试模式。所提出的技术是一种闭环测试应用方案，在设计阶段无需对测试图案进行单独的热仿真。该技术还可以对热限制进行细粒度的现场级配置，以便跨多个磁芯的不同单元经受定制的热分布。给出了在4层，16核，1280万门，OpenSparc S1处理器子系统上实施建议的方案的结果。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号