...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Journal of Semiconductors >A novel 2.2 Gbps LVDS driver circuit design based on 0.35 μm CMOS
【24h】

A novel 2.2 Gbps LVDS driver circuit design based on 0.35 μm CMOS

机译：基于0.35μmCMOS的新颖2.2 Gbps LVDS驱动器电路设计

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper presents a novel high-speed low voltage differential signaling (LVDS) driver design for point-topoint communication. The switching noise of the driver was greatly suppressed by adding a charge/discharge circuit and the operating frequency of the circuit was also increased. A simple and effective common-mode feedback circuit was added to stabilize the output common-mode voltage. The proposed driver was implemented in a standard 0.35 μm CMOS process with a die area of 0.15 mm~2. The test result shows that the proposed driver works well at 2.2 Gbps with power consumption of only 23 mW and 21.35 ps peak-to-peak jitter under a 1.8 V power supply.
机译：本文提出了一种新颖的用于点对点通信的高速低压差分信号（LVDS）驱动器设计。通过添加充电/放电电路，可以大大抑制驱动器的开关噪声，并且还可以提高电路的工作频率。添加了一个简单有效的共模反馈电路，以稳定输出共模电压。建议的驱动器以标准的0.35μmCMOS工艺实现，芯片面积为0.15 mm〜2。测试结果表明，所提出的驱动器在2.2 Gbps下工作良好，在1.8 V电源下功耗仅为23 mW，峰峰值抖动为21.35 ps。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号