...
【24h】

Logic-Path-and-Clock-Path-Aware At-Speed Scan Test Generation

机译:逻辑路径和时钟路径感知的快速扫描测试生成

获取原文
获取原文并翻译 | 示例
           

摘要

Both logic paths and clock paths are subject to the impact of IR-Drop which occurs in capture mode during scan test. This paper describes a new method for generating high-quality capture-power-safe at-speed scan test vectors by adjusting the impact of IR-Drop on both logic and clock paths. Experimental results on large benchmark circuits have shown the effectiveness of the proposed method.
机译:逻辑路径和时钟路径均受IR-Drop的影响,该影响发生在扫描测试期间的捕获模式下。本文介绍了一种通过调整IR-Drop对逻辑和时钟路径的影响来生成高质量捕获功率安全的快速扫描测试矢量的新方法。在大型基准电路上的实验结果表明了该方法的有效性。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号