...
首页> 外文期刊>トランジスタ技術 >CMOSアナログIC設計にチャレンジ:回路図とレイアウト図を照合する
【24h】

CMOSアナログIC設計にチャレンジ:回路図とレイアウト図を照合する

机译:CMOS模拟IC设计挑战:列和匹配布局图

获取原文
获取原文并翻译 | 示例
           

摘要

今回は,レイアウト·エディタLayoutEditorで作画したレイアウト図と回路図エディタNS-Drawで作画した回路図を照合し,検証する方法を紹介します.両者の接続関係が正しいかどうかを判断するためには,LayoutEditorとNS-Drawが各々出力する部品情報(インスタンス)と配線情報(ネット)が必要です.作画したレイアウト図の検証作業には次の二つあり,今回はLVSについて説明します.DRCについては次回説明します.
机译:这一次,由LayOutEditor和原理图编辑器创建的布局图LayoutEditor这将介绍如何匹配和验证NS-Draw绘制的原理图。 为了确定两者之间的连接关系是否正确,布局和NS-绘制每个需要零件信息(实例)和接线信息(网络)。 有两种方法可以验证创建的布局图,这次我们将解释LVS。 下次将描述DRC。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号