...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>トランジスタ技術 >新アナログ＆ディジタル·フィルタ理論と実践 第2回 超高速！乗算器レス·ディジタル·ラィルタ「CIC」
【24h】

新アナログ＆ディジタル·フィルタ理論と実践 第2回 超高速！乗算器レス·ディジタル·ラィルタ「CIC」

机译：新的模拟和数字滤波器理论和练习第二次超级快速！ 乘数Les Digital Lailter“CIC”

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

サンプリング周波数が100MSPSを超えるA-Dコンバータも珍しくなくなり，HF帯のRF信号を直接A-D変換して，FPGAでディジタル信号処理する設計が増えてきました．今回紹介するのは，クロック周波数が約100MHzのFPGAに実装するときに有効なディジタル·フィルタ「CIC（Cascaded．Integral-Comb）フィルタ」です．図1に示すのは，FPGAに組み込hで利用しているFIRフィルタ回路（30タップの例）です．減衰特性をもっと急峻にしたければ，タップ数を30や40に増しますが，そうすると30～40個もの乗算器が必要になります．こhなに多くの乗算器を実装できるFPGAやASICは，グレードが高く高価です．
机译：其采样频率超过100 MSP的A-D转换器是不寻常的，并且HF频带RF信号直接A-D转换，并且使用FPGA的数字信号处理的设计增加。 这一次，这是一个数字滤波器“CIC（级联.ICTEGRAL-COMP）过滤器”当时钟频率在具有大约100 MHz的FPGA中实现时钟频率时是有效的。 图。图1是在FPGA中嵌入式H使用的FIR滤波器电路（30分布示例）。 如果要使衰减特性更加陡峭，请将抽头的数量增加到30和40，但您需要30到40乘法器。 这种可以实现许多乘法器的FPGA和ASIC非常昂贵。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号