...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>ACM Transactions on Architecture and Code Optimization >A Joint SW/HW Approach for Reducing Register File Vulnerability
【24h】

A Joint SW/HW Approach for Reducing Register File Vulnerability

机译：减少寄存器文件漏洞的SW / HW联合方法

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The Register File (RF) is a particularly vulnerable component within processor core and at the same time a hotspot with high power density. To reduce RF vulnerability, conventional HW-only approaches such as Error Correction Codes (ECCs) or modular redundancies are not suitable due to their significant power overhead. Conversely, SW-only approaches either have limited improvement on RF reliability or require considerable performance overhead. As a result, new approaches are needed that reduce RF vulnerability with minimal power and performance overhead.
机译：寄存器文件（RF）是处理器内核中特别容易受到攻击的组件，同时也是具有高功率密度的热点。为了减少RF漏洞，传统的仅硬件方式（例如，纠错码（ECC）或模块化冗余）不适合使用，因为它们的功率开销很大。相反，纯SW方法要么在RF可靠性方面的改进有限，要么需要相当大的性能开销。结果，需要新的方法以最小的功率和性能开销来减少RF漏洞。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号