• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>ACM Transactions on Architecture and Code Optimization >Efficient Data Mapping and Buffering Techniques for Multilevel Cell Phase-Change Memories
【24h】

Efficient Data Mapping and Buffering Techniques for Multilevel Cell Phase-Change Memories

机译：多级单元相变存储器的高效数据映射和缓冲技术

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

New phase-change memory (PCM) devices have low-access latencies (like DRAM) and high capacities (i.e., low cost per bit, like Flash). In addition to being able to scale to smaller cell sizes than DRAM, a PCM cell can also store multiple bits per cell (referred to as multilevel cell, or MLC), enabling even greater capacity per bit. However, reading and writing the different bits of data from and to an MLC PCM cell requires different amounts of time: one bit is read or written first, followed by another. Due to this asymmetric access process, the bits in an MLC PCM cell have different access latency and energy depending on which bit in the cell is being read or written.
机译：新的相变存储器（PCM）设备具有较低的访问延迟（如DRAM）和高容量（即，每位成本较低，如闪存）。除了能够缩放到比DRAM更小的单元尺寸之外，PCM单元还可以在每个单元中存储多个位（称为多级单元或MLC），从而实现每位更大的容量。但是，从MLC PCM单元读取数据的不同位和向MLC PCM单元写入数据的不同位需要不同的时间：首先读取或写入一个位，然后再读取另一个。由于这种非对称的访问过程，MLC PCM单元中的位具有不同的访问等待时间和能量，具体取决于正在读取或写入单元中的哪个位。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号