...
机译:用于DVFS应用的全数字快速瞬态锁相数字LDO-MDLL
Kangwon Natl Univ Dept Elect &
Elect Engn Room 201 Bldg 102 Chunchoen South Korea;
Kangwon Natl Univ Dept Elect &
Elect Engn Room 201 Bldg 102 Chunchoen South Korea;
Dynamic voltage and frequency scaling (DVFS); Digital low-dropout regulator (DLDO); Multiplying delay locked loop (MDLL); Power management unit (PMU); Fast transient;
机译:用于DVFS应用的全数字快速瞬态锁相数字LDO-MDLL
机译:具有VSSa发生器的1.3V输入快速瞬态响应时间数字低压降稳压器,用于DVFS系统
机译:快速,强大的基于软件的数字锁相环,适用于电力电子应用
机译:高效的多电平输出全数字LDO,具有快速建立时间,并内置用于DVFS和multi-VDD应用的自校准
机译:SAR快速锁定数字锁相环:使用matlab / simulink进行行为建模和仿真。
机译:大型数字像素阵列的快速读取架构:示例和应用
机译:多速率数字滤波器组在宽带全数字锁相环设计中的应用
机译:多速率数字滤波器组在宽带全数字锁相环设计中的应用