...
首页> 外文期刊>電子情報通信学会技術研究報告. VLSI設計技術. VLSI Design Technologies >コントローラ拡大とパーシャルスキャン設計を用いた遷移故障モデルのためのテスト容易化機能的k時間展開モデル生成法
【24h】

コントローラ拡大とパーシャルスキャン設計を用いた遷移故障モデルのためのテスト容易化機能的k時間展開モデル生成法

机译:用于使用控制器扩展和部分扫描设计转换故障模型的可测试性功能k-time Develion模型生成方法

获取原文
获取原文并翻译 | 示例
           

摘要

テスト容易化設計手法において,高い故障検出効率を維持したまま,面積オーバへッドやテスト実行時間の削減をすることが重要である.これを実現させるための従来手法として,パーシャルスキャン設計とコントローラ拡大を用いたレジスタ転送レベル回路における縮退故障モデルのためのテスト容易化設計法が提案された.コントローラ内の状態レジスタをスキャン設計することにより,テスト生成時にシフト動作によってコントローラの無効状態に遷移可能となる.その無効状態の状態遷移に,データパス内のハードウェア要素をテスト容易にするためのモデルであるテスト容易化機能的k時間展開モデルの動作を設計することで高い故障検出効率を達成した.本論文では,従来手法に基づく遷移故障モデルのためのテスト容易化機能的k時間展開モデル生成法を提案し,高い故障検出効率を維持したまま,面積オーバへッドとテスト実行時間の削減を目指す.
机译:在测试促进设计方法中,重要的是减少面积二码和测试执行时间,同时保持高故障检测效率。作为实现这一点的传统方法,已经提出了使用部分扫描设计和控制器放大的寄存器传输电平电路中缩回失效模型的测试促进设计方法。通过在控制器中扫描状态寄存器,换档操作可以在测试生成时转换到控制器的无效状态。它通过设计可测试功能k-time部署模型的操作来实现高故障检测效率,这是一种易于测试数据路径中硬件元素的模型,对无效状态转换。在本文中,我们提出了一种基于传统方法的过渡失败模型的测试面向测试的功能κ时展模型生成方法,并减少了面积二码和测试执行时间,同时保持高故障检测效率。目的。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号