...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Analog Integrated Circuits and Signal Processing >Design of a digital FM demodulator based on a 2nd-order all-digital phase-locked loop
【24h】

Design of a digital FM demodulator based on a 2nd-order all-digital phase-locked loop

机译：基于二阶全数字锁相环的数字调频解调器设计

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Software-defined radio (SDR) is a revolution in radio design due to the ability to create radios that can self-adapt on the fly. In SDR devices, all of the signal processing is implemented in the digital domain, mainly on DSP blocks or by DSP software. By simply downloading a new program, a SDR device is able to interoperate with different wireless protocols, incorporate new services, and upgrade to new standards. Therefore, massively parallel signal processing at higher frequencies are needed to implement a realistic SDR. Thus, FPGAs have been used extensively for implementing essential functions in SDR architectures at lower frequencies. In this paper, we explore the design of a digital FM receiver using the approach of an All-Digital Phase Locked-Loop (ADPLL). The circuit is designed in VHDL, then synthesized and simulated using LeonardoSpectrum Level 3 and Model-Sim SE 6, respectively. It operates at a frequency up to 150 MHz and occupies the area of roughly 15 K logic gates.
机译：软件定义无线电（SDR）是无线电设计领域的一场革命，这是因为它具有创建可以实时自适应的无线电的能力。在SDR设备中，所有信号处理都是在数字域中实现的，主要在DSP模块上或通过DSP软件实现。通过简单地下载新程序，SDR设备能够与不同的无线协议互操作，合并新服务并升级到新标准。因此，需要使用更高频率的大规模并行信号处理来实现实际的SDR。因此，FPGA已被广泛用于以较低的频率实现SDR体系结构中的基本功能。在本文中，我们使用全数字锁相环（ADPLL）方法探索数字FM接收机的设计。该电路采用VHDL设计，然后分别使用LeonardoSpectrum Level 3和Model-Sim SE 6进行合成和仿真。它的工作频率高达150 MHz，并占据大约15 K逻辑门的面积。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号