On improving the spectral purity of the regenerated clock signal in a data clock recovery circuit

M Ghosh; A Hati; B C Sarkar

首页> 外文期刊>Indian journal of engineering and materials sciences >On improving the spectral purity of the regenerated clock signal in a data clock recovery circuit

【24h】

On improving the spectral purity of the regenerated clock signal in a data clock recovery circuit

机译：在数据时钟恢复电路中改善再生时钟信号的频谱纯度

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

The present paper reports a novel phase locked loop (PLL) based clock recovery circuit, which makes use of a sample and hold circuit to improve the spectral characteristics of the regenerated clock signal. Experimental results are incorporated to verify the predicted operation of the system.

机译：本文报道了一种新颖的基于锁相环（PLL）的时钟恢复电路，该电路利用采样和保持电路来改善再生时钟信号的频谱特性。实验结果被纳入以验证系统的预测运行。

著录项

来源
《Indian journal of engineering and materials sciences》 |2002年第4期|共5页
作者
M Ghosh; A Hati; B C Sarkar;
展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种 eng
中图分类工程材料学;
关键词

相似文献

外文文献
中文文献
专利

1. 用于再生伪码测距时钟恢复的新型码片跟踪环性能分析 [J] . 张朝杰, 金小军, 郁发新, 东南大学学报（英文版） . 2007,第002期
2. On improving the spectral purity of the regenerated clock signal in a data clock recovery circuit [J] . M Ghosh, A Hati, B C Sarkar Indian journal of engineering and materials sciences . 2002,第4期

机译：在数据时钟恢复电路中改善再生时钟信号的频谱纯度
3. Precision reference clock usage in clock and data recovery circuits [J] . Dallas Semiconductor Maxim Engineering Journal . 2003,第期

机译：时钟和数据恢复电路中的精密基准时钟使用
4. 24-Gb/s Input-Data-Independent Clock and Data Recovery Utilizing Bit-Efficient Braid Clock Signaling With Fixed Embedded Transition for 8K-UHD Intrapanel Interface [J] . Yeonho Lee, Yoonjae Choi, Jonghyuk Choi, . 2019,第3期

机译：24位/秒独立于输入数据的时钟和数据恢复，利用位有效的编织时钟信号和固定的嵌入式过渡实现8K-UHD面板内接口
5. A Novel 10 Gb/s TDM-PON Using Embedded Clocks in Centralized Optical Signals and Conventional CW Receivers for Instantaneous Burst-Mode Data and Clock Recovery [C] . Hung-Chang Chien, Ming-Fang Huang, Chowdhury, Ph.D. Research in Microelectronics and Electronics, 2005 . 2008

机译：一种新颖的10 Gb / s TDM-PON，在集中光信号中使用嵌入式时钟，并使用常规CW接收器进行瞬时突发模式数据和时钟恢复
6. Clock multiplier unit and clock data recovery circuit for 10Gb/s broadband communication in 0.18mum CMOS. [D] . Cao, Jun. 2003

机译：时钟乘法器单元和时钟数据恢复电路，用于0.18mum CMOS中的10Gb / s宽带通信。
7. Rigorously modeling self-stabilizing fault-tolerant circuits: An ultra-robust clocking scheme for systems-on-chip [O] . Danny Dolev, Matthias Függer, Markus Posch, -1

机译：严格建模自稳定的容错电路：片上系统的超鲁棒时钟方案
8. Analyse und Entwurf von Hochbitratigen Clock-and-Data-Recovery Schaltungen in CMOS-Technologie [Analysis and design of high-bitrate Clock-and-Data-Recovery circuits in CMOS technology] [O] . Bremer, J.-K., Zemko, C., Schmackers, J., 2007

机译：CMOS技术中的时钟和数据恢复Schaltungen分析和封装[CMOS技术中的高比特率时钟和数据恢复电路的分析和设计]

On improving the spectral purity of the regenerated clock signal in a data clock recovery circuit

摘要

著录项

相似文献

相关主题

期刊订阅