...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>journal of low power electronics and applications >An efficient connected component labeling architecture for embedded systems
【24h】

An efficient connected component labeling architecture for embedded systems

机译：适用于嵌入式系统的高效互联组件标签架构

获取原文
   

获取外文期刊封面封底 >>

       
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

© 2018 by the authors. Licensee MDPI, Basel, Switzerland.Connected component analysis is one of the most fundamental steps used in several image processing systems. This technique allows for distinguishing and detecting different objects in images by assigning a unique label to all pixels that refer to the same object. Most of the previous published algorithms have been designed for implementation by software. However, due to the large number of memory accesses and compare, lookup, and control operations when executed on a general-purpose processor, they do not satisfy the speed performance required by the next generation high performance computer vision systems. In this paper, we present the design of a new Connected Component Labeling hardware architecture suitable for high performance heterogeneous image processing of embedded designs. When implemented on a Zynq All Programmable-System on Chip (AP-SOC) 7045 chip, the proposed design allows a throughput rate higher of 220Mpixels/s to be reached using less than 18,000 LUTs and 5000 FFs, dissipating about 620 μJ.
机译：© 作者 2018 年。被许可方 MDPI，瑞士巴塞尔连接组件分析是多个图像处理系统中使用的最基本步骤之一。该技术允许通过为引用同一对象的所有像素分配唯一的标签来区分和检测图像中的不同对象。以前发布的大多数算法都是为软件实现而设计的。但是，由于在通用处理器上执行时需要大量的内存访问和比较、查找和控制操作，因此它们无法满足下一代高性能计算机视觉系统所需的速度性能。在本文中，我们提出了一种新的互联组件标记硬件架构的设计，该架构适用于嵌入式设计的高性能异构图像处理。在 Zynq 全可编程片上系统 （AP-SOC） 7045 芯片上实现时，所提出的设计允许使用不到 18,000 个 LUT 和 5000 FF 达到更高的吞吐速率，吞吐速率高达 220Mpixels/s，功耗约为 620 μJ。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号