• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Nanotechnology >Wafer-scale patterning of sub-40 nm diameter and high aspect ratio (> 50 : 1) silicon pillar arrays by nanoimprint and etching
【24h】

Wafer-scale patterning of sub-40 nm diameter and high aspect ratio (> 50 : 1) silicon pillar arrays by nanoimprint and etching

机译：通过纳米压印和蚀刻，对直径小于40 nm的晶圆尺寸图形和高纵横比（> 50：1）的硅柱阵列

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

We demonstrate wide-area fabrication of sub-40 nm diameter, 1.5 mu m tall, high aspect ratio silicon pillar arrays with straight sidewalls by combining nanoimprint lithography (NIL) and deEP 3reactive ion etching (DRIE). Imprint molds were used to pre-pattern nanopillar positions precisely on a 200 nm square lattice with long range order. The conventional DRIE etching process was modified and optimized with reduced cycle times and gas flows to achieve vertical sidewalls; with such techniques the pillar sidewall roughness can be reduced below 8 nm (peak-to-peak). In some cases, sub-50 nm diameter pillars, 3 mu m tall, were fabricated to achieve aspect ratios greater than 60: 1.
机译：通过结合纳米压印光刻（NIL）和deEP 3反应离子刻蚀（DRIE），我们证明了直径小于40 nm，高1.5μm，高深宽比且具有直侧壁的硅柱阵列的广域制造。压印模具用于在长距离有序的200 nm方格上精确地预先图案化纳米柱位置。对传统的DRIE蚀刻工艺进行了修改和优化，以减少循环时间和气流以实现垂直侧壁。利用这种技术，可以将柱侧壁的粗糙度降低到8 nm以下（峰对峰）。在某些情况下，制造了3毫米高的直径小于50 nm的柱子，以实现大于60：1的长宽比。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号