首页> 外文OA文献 >Design of Power Efficient FPGA based Hardware Accelerators for Financial Applications
【2h】

Design of Power Efficient FPGA based Hardware Accelerators for Financial Applications

机译:基于功率FpGa的金融应用硬件加速器设计

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

Using Field Programmable Gate Arrays (FPGAs) to accelerate financial derivative calculations is becoming very common. In this work, we implement an FPGA-based specific processor for European option pricing using Monte Carlo simulations, and we compare its performance and power dissipation to the execution on a CPU. The experimental results show that impressive results, in terms of speed-up and energy savings, can be obtained by using FPGA-based accelerators at expenses of a longer development time.
机译:使用现场可编程门阵列(FPGA)来加速金融衍生产品计算变得非常普遍。在这项工作中,我们使用蒙特卡洛模拟为欧洲期权定价实现了基于FPGA的特定处理器,并将其性能和功耗与CPU上的执行进行了比较。实验结果表明,通过使用基于FPGA的加速器,可以以提速和节省能源的方式获得令人印象深刻的结果,但需要花费更长的开发时间。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号