首页> 中国专利> 一种AWGN信道下基于CUDA架构的LDPC码并行译码方法

一种AWGN信道下基于CUDA架构的LDPC码并行译码方法

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明提供了一种AWGN信道下基于CUDA架构的LDPC码并行译码方法，充分利用图像处理器(GPU)并行度较高，运算处理器数目较多的优势，在LDPC码的迭代译码算法中，不同码字和校验方程对应的节点相互独立地处理信息，适合用全并行平台实现。本发明首先此译码算法是对原始CPU串行译码的直接转换，两者在算法原理上严格一致，不会造成误码性能的损失。其次，本发明利用GPU的常量存储器对校验矩阵H进行压缩存储，有效减少了数据访存时延。最后，设计的并行译码方案实现了对GPU上大量并行线程的同时调用，对译码中运算复杂度较高的CN、VN节点的更新步骤进行协同处理，有效降低了LDPC码的译码时延。

著录项

公开/公告号CN109921877A

专利类型发明专利
公开/公告日2019-06-21

原文格式PDF
申请/专利权人中国电子科技集团公司第二十研究所;
展开▼

申请/专利号CN201811596316.6
发明设计人鲁邹晨;程诚;王涛;刘进;郭鲁皓;
展开▼

申请日2018-12-26
分类号
代理机构西北工业大学专利中心;
代理人顾潮琪
地址 710068 陕西省西安市雁塔区光华路1号
入库时间 2024-02-19 12:04:31

法律信息

法律状态公告日

法律状态信息

法律状态
2019-07-16

实质审查的生效 IPC(主分类):H04L1/00 申请日:20181226

实质审查的生效
2019-06-21

公开

公开

相似文献

专利
中文文献
外文文献

1. 一种AWGN信道下基于CUDA架构的LDPC码并行译码方法 [P] . 中国专利： CN109921877B . 2021-11-12
2. 一种AWGN信道下基于CUDA架构的LDPC码并行译码方法 [P] . 中国专利： CN109921877A . 2019-06-21
3. Method and Apparatus for Adapting a Bit Interleaver to LDPC Codes and Modulations under AWGN Channel Conditions Using Binary Erasure Surrogate Channels [P] . 韩国专利： KR101630442B1 . 2016-06-24

机译：使用二进制擦除替代信道在AWGN信道条件下使比特交织器适应LDPC码和调制的方法和装置
4. Method and apparatus for adapting a bit interleaver to LDPC codes and modulations under AWGN channel conditions using binary erasure surrogate channels [P] . 美国专利： US8677219B2 . 2014-03-18

机译：使用二进制擦除替代信道在AWGN信道条件下使比特交织器适应LDPC码和调制的方法和装置
5. Method and apparatus for adapting the bit interleaver to the LDPC codes and modulation in AWGN channel conditions using a 2 yuan loss surrogate channel [P] . 日本专利： JP5584219B2 . 2014-09-03

机译：使用2元损耗代理信道在AWGN信道条件下使比特交织器适应LDPC码和调制的方法和装置