首页> 中国专利> 基于FPGA和行输出优先的卷积神经网络实现方法、系统及装置

基于FPGA和行输出优先的卷积神经网络实现方法、系统及装置

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明公开了一种基于FPGA和行输出优先的卷积神经网络实现方法、系统及装置，包括：初始化FPGA的可编辑资源，生成输入缓存模块、输出缓存模块、PE阵列模块和池化模块；其中，输入缓存模块包括图像缓存模块、权值缓存模块和偏置缓存模块；通过FPGA的通信模块加载待处理图像数据、权值及偏置，并存储于FPGA的内存存储器；将卷积计算分组，逐组进行卷积计算并累加，获得整个卷积计算的计算结果；获得的计算结果通过FPGA的通信模块输出。本发明采用行输出优先的分组处理方法，可根据不同卷积神经网络模型结构调整特征参数，便于硬件与软件模型的匹配；基于资源有限的FPGA，可完整实现CNN多层卷积全流程的计算。

著录项

公开/公告号CN110097174A

专利类型发明专利
公开/公告日2019-08-06

原文格式PDF
申请/专利权人西安交通大学;
展开▼

申请/专利号CN201910323955.3
发明设计人程军;张津锐;梅魁志;李昕;于鹤杰;常蕃;赵英海;张良;张向楠;
展开▼

申请日2019-04-22
分类号G06N3/04(20060101);G06N3/063(20060101);
代理机构61200 西安通大专利代理有限责任公司;
代理人徐文权
地址 710049 陕西省西安市咸宁西路28号
入库时间 2024-02-19 12:18:13

法律信息

法律状态公告日

法律状态信息

法律状态
2019-08-30

实质审查的生效 IPC(主分类):G06N3/04 申请日:20190422

实质审查的生效
2019-08-06

公开

公开

相似文献

专利
中文文献
外文文献

1. 基于FPGA和行输出优先的卷积神经网络实现方法、系统及装置 [P] . 中国专利： CN110097174B . 2021-04-20
2. 基于FPGA和行输出优先的卷积神经网络实现方法、系统及装置 [P] . 中国专利： CN110097174A . 2019-08-06
3. FPGA-BASED REAL-TIME PROCESSING SYSTEM AND METHOD APPLIED TO UNDERWATER ACOUSTIC POSITIONING AND REALIZING RECONFIGURABILITY AND MULTIPLE OUTPUT [P] . 美国专利： US2021141045A1 . 2021-05-13

机译：基于FPGA的实时处理系统和方法应用于水下声学定位和实现重新配置性和多个输出
4. Method and System for Simulating a Noisy Communications Channel Based On a Cryptographic Function Implemented in FPGA or ASIC [P] . 美国专利： US2016036585A1 . 2016-02-04

机译：基于FPGA或ASIC实现的基于加密函数的噪声通信信道仿真方法及系统
5. BLOCK FLOATING POINT-BASED FPGA IMPLEMENTATION APPARATUS AND METHOD FOR FBLMS ALGORITHM [P] . WO2021208186A1 . 2021-10-21

机译：基于块的FBLMS算法的基于浮动点的FPGA实现装置和方法