首页> 中国专利> 构造具有用于速率兼容的QC-LDPC编码的行正交性的奇偶校验矩阵

构造具有用于速率兼容的QC-LDPC编码的行正交性的奇偶校验矩阵

页面导航

摘要
著录项
法律信息
相似文献

摘要

本公开内容的某些方面总体上涉及用于例如使用包括根据高速率核心图的第一层和用于HARQ传输的第二层的奇偶校验矩阵，来解码准循环低密度奇偶校验(QC‑LDPC)速率匹配码的方法和装置，其中，奇偶校验矩阵具有准行正交性或者第二层内的完全正交性。用于执行低密度奇偶校验(LDPC)解码的示例性方法包括：接收与LDPC码字相关联的软位，并使用奇偶校验矩阵来执行对软位的LDPC解码，其中，奇偶校验矩阵的每一行对应于被提升的LDPC码的被提升的奇偶校验，奇偶校验矩阵的至少两列对应于被提升的LDPC码的被删余的变量节点，并且奇偶校验矩阵在至少两个被删余的变量节点都连接到的行的下面的每对连续行之间具有行正交性。

著录项

公开/公告号CN110622425A

专利类型发明专利
公开/公告日2019-12-27

原文格式PDF
申请/专利权人高通股份有限公司;
展开▼

申请/专利号CN201880030726.6
发明设计人 T·理查森;
展开▼

申请日2018-05-10
分类号
代理机构永新专利商标代理有限公司;
代理人张海燕
地址美国加利福尼亚
入库时间 2024-02-19 16:16:05

法律信息

法律状态公告日

法律状态信息

法律状态
2020-01-21

实质审查的生效 IPC(主分类):H03M13/11 申请日:20180510

实质审查的生效
2019-12-27

公开

公开

相似文献

专利
中文文献
外文文献

1. 构造具有用于速率兼容的QC-LDPC编码的行正交性的奇偶校验矩阵 [P] . 中国专利： CN110622425A . 2019-12-27
2. 具有其基本矩阵中相邻行的两两正交性的QC-LDPC码的编码和解码 [P] . 中国专利： CN110710111A . 2020-01-17
3. CONSTRUCTING PARITY CHECK MATRICES WITH ROW-ORTHOGONALITY FOR RATE COMPATIBLE QC-LDPC CODES [P] . 欧洲知识产权局专利： EP3622627A1 . 2020-03-18

机译：使用行正交性构建速率兼容QC-LDPC编码的奇偶校验矩阵
4. CONSTRUCTING PARITY CHECK MATRICES WITH ROW-ORTHOGONALITY FOR RATE COMPATIBLE QC-LDPC CODES [P] . SG11201909120PA . 2019-11-28

机译：使用行正交性构建速率兼容QC-LDPC编码的奇偶校验矩阵
5. CONSTRUCTING PARITY CHECK MATRICES WITH ROW-ORTHOGONALITY FOR RATE COMPATIBLE QC-LDPC CODES [P] . 世界知识产权组织专利： WO2018209035A1 . 2018-11-15

机译：使用行正交性构建速率兼容QC-LDPC编码的奇偶校验矩阵