具有用于消除量化噪声的二进制加权数/模微分器的Δ-Σ小数N频率合成器

技术领域

本发明涉及Δ-∑小数N频率合成器，且更明确地说，涉及包含数/模微分器的Δ-∑小数N频率合成器。

背景技术

许多电路使用锁相环路来产生频率信号。在整数N锁相环路架构(例如下文结合图1所描述)中，锁相环路包含串联地连接以提供频率信号的相位频率检测器、电荷泵、环路滤波器和压控振荡器(VCO)。频率信号通过整数分频器反馈以向相位频率检测器提供反馈信号。此架构具有小参考杂散信号，但具有粗频率分辨率和长频率锁定时间。对于一些应用(例如，无线通信标准)，这种架构是不灵活的。

小数N锁相环路架构(例如下文结合图3所描述)类似于整数N锁相环路架构，但在VCO与相位频率检测器之间包含小数分频器。小数分频器提供多个整数分频器，所述整数分频器改变以使得平均分频器可为小数的。此架构提供快速锁定和精细频率分辨率，但由于变动的过度分割而提供小数杂散信号。来自电荷泵的小数杂散信号具有比整数N锁相环路架构大的尖峰。

Δ-∑小数N锁相环路架构(例如下文结合图5所描述)类似于小数N架构，但进一步包含用于调制小数分频器的Δ-∑调制器。Δ-∑调制器接收具有k数目个位的选择信号R以提供N+R/2^k的分割比。来自电荷泵的高频杂散信号由环路滤波器进行滤波。来自电荷泵的杂散信号具有变动的脉冲宽度(正的和负的)，其呈现为噪声。Δ-∑调制器可为(例如)三阶。

在现有技术系统中，也可通过将具有固定脉冲宽度的误差信号与由数/模转换器控制的振幅相加来消除电荷泵的输出处的伪杂散信号。然而，高分辨率DAC中的振幅失配使锁相环路的性能严重降级。使用动态元件匹配来将此振幅失配整形为较高频率可减少带内相位噪声。然而，其需要额外数字信号处理硬件且使DAC设计变复杂。

发明内容

锁相环路从振幅或相位调制产生误差信号，所述误差信号作为相反电流脉冲而施加于电荷泵处。在使用L阶MASHΔ-∑调制器的系统中，可对函数(1-z^-1)提出撰因子。代替通过比较Δ-∑调制器的输入与输出来获得误差信号并对其求积分，直接从MASH结构指定误差信号e*(1-z¹)^L-1，量化所述误差信号且将其与(1-z^-1)^L-2相乘。通过在模拟域中实施(1-z^-1)函数，模拟电路中发生的任何失配由(1-z^-1)整形，从而使其对电路匹配不敏感。

在一些方面中，锁相环路包含一阶或二阶数/模微分器以大体上消除对动态元件匹配的需要。

在一些方面中，锁相环路包含启用二进制加权数/模转换器的数/模微分器，使得锁相环路不包含温度计编码数/模转换器。

附图说明

图1为说明常规整数锁相环路的框图。

图2为说明图1的常规整数锁相环路的电荷泵的电荷泵电压的时序图。

图3为说明常规小数N锁相环路的框图。

图4为说明图3的小数N锁相环路的电荷泵的电荷泵电压的时序图。

图5为说明包含三阶Δ-∑调制器的常规Δ-∑小数N锁相环路的框图。

图6为说明图5的Δ-∑小数N锁相环路的电荷泵的电荷泵电压的时序图。

图7为说明包含k阶Δ-∑调制器和动态元件匹配的常规Δ-∑小数N锁相环路的框图。

图8为说明图7的锁相环路的电荷泵的电荷泵电压的时序图。

图9为说明具有二进制加权数/模转换器的L阶Δ-∑小数N锁相环路900的框图。

图10为说明图5的锁相环路的三阶Δ-∑调制器的一个实施例中的MASH-111Δ-∑调制器的框图。

图11为说明使用一阶数/模微分器的L阶Δ-∑小数N锁相环路的框图。

图12为说明图15的锁相环路的一阶数/模微分器的框图。

图13为说明图12的一阶数/模微分器的处理的图。

图14为说明包含用于失配整形的二进制加权一阶数/模微分器的小数N锁相环路的框图。

图15为说明包含使用二阶数/模微分器的Δ-∑小数N合成器的锁相环路的框图。

图16为说明图15的锁相环路的二阶数/模微分器的框图。

图17为说明图16的二阶数/模微分器的处理的图。

图18为说明具有Δ-∑小数N调制器和图15的锁相环路的二进制加权数/模微分器的锁相环路的框图。

具体实施方式

具有消除量化噪声的数/模微分器的Δ-∑小数N频率合成器优化宽带系统的相位噪声。

本发明提供用于通过施加振幅调制脉冲误差信号来消除Δ-∑小数N合成器中的伪杂散信号的方法和系统。伪杂散信号源自相位比较器的输入处的过度时间间隔，其为小数N合成器中的量化噪声。量化噪声可通过比较Δ-∑调制的输入与输出来获得。通过施加作为误差信号的这个已知噪声的相反物，可去除伪杂散信号。尽管噪声为零平均值且由Δ-∑调制器高通整形，但残余噪声在宽带信号系统中仍为显著的。通过将振幅调制脉冲误差信号添加到电荷泵的输出，可最小化伪杂散信号。

本发明提供具有用以对数模转换元件失配整形的数/模微分器而无选择机制的Δ-∑小数N频率合成器。所述数/模微分器可在没有温度计编码数/模转换器的情况下形成。数/模微分器通过使用紧密地且对称地放置的局部DAC元件而包含一阶或二阶失配整形。数/模微分器可通过使用数/模转换器的局部匹配来减少全局匹配。

图1为说明常规整数锁相环路100的框图，锁相环路100包括相位频率检测器(PFD)102、电荷泵104、环路滤波器(LPF)106、压控振荡器(VCO)108和整数分频器(％N)112。相位频率检测器102响应于所接收参考频率信号122和来自整数分频器112的小数反馈频率信号124的频率和相位的差而产生相位频率信号120。作为说明性实例，参考频率信号122具有20MHz的频率。电荷泵104响应于相位频率信号120而产生升压电压信号126。环路滤波器106响应于升压电压126而产生经滤波升压电压信号128，且向VCO108提供经滤波升压电压128。在一个实施例中，环路滤波器106为低通滤波器。VCO 108产生输出频率信号129，输出频率信号129也被施加到整数分频器112。整数分频器112响应于输出频率信号129而产生整数反馈频率信号124。作为说明性实例，将整数分频器112的N设置为N＝100。

图2为说明来自电荷泵104的升压电压信号126的时序图。线202说明施加到相位频率检测器102的参考频率信号122的时序。线204说明由整数分频器112产生的整数反馈频率信号124的时序。线206说明由电荷泵104产生的升压电压信号126。线206包含在参考频率信号122的对应向下转变212处出现的多个参考杂散信号。(为了清楚起见，图2中仅标记一个向下转变212)。线206上所展示的升压电压信号126上的参考杂散信号210为小的。当不匹配时，参考杂散信号210随参考频率信号122而出现。然而，锁相环路100具有粗频率分辨率。另外，锁相环路100具有长频率锁定时间，其取决于时钟频率的一小部分，且锁相环路100对于多个无线标准来说为不灵活的。信道间隔针对不同标准可为不同的。

图3为说明常规小数N锁相环路300的框图。锁相环路300包括相位频率检测器(PFD)102、电荷泵104、环路滤波器(LPF)106、压控振荡器(VCO)108和小数分频器(％N)312。相位频率检测器102响应于所接收参考频率信号122和来自小数分频器312的小数反馈频率信号324的频率和相位的差而产生相位频率信号120。锁相环路300以与锁相环路100类似的方式操作，不同之处只是小数分频器312响应于小数选择信号326和输出频率信号129而产生小数反馈频率信号324。小数选择信号326可选择小数分频器312的多个小数。在说明性实例中，频率选择326选择100、100、100、99分频器的重复序列，所述序列提供99.75的平均值。

图4为说明来自锁相环路300的电荷泵104的升压电压信号的时序图。线402说明施加到相位频率检测器102的参考频率信号122的时序。线404说明由小数分频器312产生的小数反馈频率信号324的时序。线406说明由电荷泵104产生的升压电压信号126。线406包含在小数反馈频率信号324的向下转变412与参考频率信号(fref)122的向下转变之间的对应差处出现的多个参考杂散信号410。(为了清楚起见，图4中仅标记一个向下转变412。)通过改变小数选择信号326的分割比，线406上的参考杂散信号为小数且具有变动的宽度。环路滤波器106累积额外相位。所述电荷泵104的输出具有比锁相环路100的电荷泵104(图1)大的杂散信号。然而，锁相环路300具有精细频率分辨率和快速频率锁定。

图5为说明常规Δ-∑小数N锁相环路500的框图。锁相环路500包括相位频率检测器(PFD)102、电荷泵104、环路滤波器(LPF)106、压控振荡器(VCO)108、小数分频器(％N)312和三阶Δ-∑调制器530。相位频率检测器102响应于所接收参考频率信号122和来自小数分频器312的小数反馈频率信号524的频率和相位的差而产生相位频率信号120。锁相环路500以与锁相环路300类似的方式操作，不同之处只是小数分频器312从用以调制分割比的三阶Δ-∑调制器530接收小数选择信号326。小数分频器312响应于小数选择信号326和输出频率信号129而产生小数反馈频率信号524。三阶Δ-∑调制器530响应于小数选择信号532而产生小数选择信号326。小数分频器312的分割比等于：

比＝N+R/2^k

其中R为小数设置信号532的设置值且k为小数设置信号532的位的数目。在说明性实例中，参考频率信号122具有频率fref＝20MHz，变量k＝21且频率分辨率为9Hz。在说明性实例中，频率选择326选择100、100、99、99、99、102、100、99分频器的调制序列，所述序列提供99.75的平均值。

图6为说明锁相环路500的电荷泵的电荷泵电压的时序图。线602说明施加到相位频率检测器102的参考频率信号122的时序。线604说明由小数分频器312产生的小数反馈频率信号524的时序。线606说明由电荷泵104产生的升压电压信号126。线606包含在小数反馈信号524的向下转变与参考频率信号(fref)122的向下转变之间出现的多个小数杂散信号。环路滤波器106对高频杂散信号进行滤波。线606上的小数杂散信号具有变动的脉冲宽度和固定的振幅。另外，锁相环路500的小数杂散信号具有高通频率响应。

图7为说明包含L阶Δ-∑调制和动态元件匹配的常规Δ-∑小数N锁相环路700的框图。锁相环路700包括相位频率检测器(PFD)102、电荷泵104、环路滤波器(LPF)106、压控振荡器(VCO)108、小数分频器(％N)312、L阶Δ-∑调制器730、求和电路702、积分器704、K阶Δ-∑调制器706、动态元件匹配块708和温度计编码数/模转换器(DAC)710。锁相环路700以与锁相环路500类似的方式操作，不同之处只是使用L阶Δ-∑调制器730来代替三阶Δ-∑调制器530，且温度计编码DAC 710向电荷泵104提供信号以用于动态匹配和温度计编码。

相位频率检测器102响应于所接收参考频率信号122和来自小数分频器312的小数反馈频率信号724的频率和相位的差而产生相位频率信号120。电荷泵104响应于相位频率信号720和来自温度计编码DAC 710的量化信号723而向LPF 106提供升压电压信号726。

VCO 108响应于来自环路滤波器106的经滤波升压信号728而产生输出频率信号729且将信号729施加到小数分频器312。L阶Δ-∑调制器730向小数分频器312提供Δ-∑调制信号且向求和电路702提供量化误差(e)信号732。L阶Δ-∑调制器730可为(例如)三阶Δ-∑调制器530(图5)，或MASH-111Δ-∑调制器1000(图10)。

求和电路702产生从L阶Δ-∑调制器730到频率选择信号(Fsel)的误差信号以提供以下转移函数：

ez^-1(1-z^-1)^L

积分器704对求和电路的输出求积分，所述输出被施加到K阶Δ-∑调制器706，Δ-∑调制器706具有以下输出：

ez^-1(1-z^-1)^L-1+e₁(1-z^-1)^K

动态元件匹配块708和温度计编码数/模转换器(DAC)710响应于K阶Δ-∑调制器706的输出而产生量化信号723。

图8为说明锁相环路700(图7)的电荷泵104的电荷泵电压的时序图。线802说明由电荷泵104产生的升压电压信号726。虚线804说明DAC 710的输出。线804指示用于量化噪声减少的相加的振幅调制信号。

图9为说明具有二进制加权数/模转换器的L阶Δ-∑小数N锁相环路900的框图。L阶Δ-∑小数N锁相环路900包括相位频率检测器(PFD)102、电荷泵104、环路滤波器(LPF)106、压控振荡器(VCO)108、小数分频器(％N)312、L阶Δ-∑调制器730、量化器910、积分器911、微分器912和二进制加权数/模转换器(DAC)918。相位频率检测器102响应于所接收参考频率信号122和来自小数分频器312的小数反馈频率信号924的频率和相位的差而产生相位频率信号920。电荷泵104响应于相位频率信号120和来自二进制加权DAC 918的量化信号923而向LPF 106提供升压电压信号921。

VCO 108响应于来自环路滤波器106的经滤波升压信号922而产生输出频率信号929且将信号929施加到小数分频器312。L阶Δ-∑调制器730向小数分频器312提供Δ-∑调制信号且向量化器910提供量化误差信号932。L阶Δ-∑调制器730可为(例如)三阶Δ-∑调制器530(图5)，或MASH-111Δ-∑调制器1000(图10)。

积分器911匹配频域/相位转换。量化器910产生具有可变振幅的固定脉冲以消除电荷泵104上的杂散信号。微分器912提供适当微分函数。对于阶L＝3，微分器912提供二阶消除。二进制加权DAC 918提供具有固定脉冲宽度的振幅调制。电荷泵提供具有固定振幅的脉冲宽度调制。

量化器910产生误差信号e₂。积分器911具有以下用于L阶Δ-∑调制器730的转移函数：

e₂z^-1(1-z^-1)^-1

微分器912具有以下转移函数：

(1-z^-1)^L

且提供输出

e₂z^-1(1-z^-1)^L-1

对于三阶Δ-∑调制器(L＝3)，输出变成e₂z^-1(1-z^-1)²。

锁相环路900相比于锁相环路700具有优势。锁相环路700包含加法器702、积分器704、调制器706、动态元件匹配电路708和温度计编码DAC 710。调制器706提供额外K阶以量化较低位宽度。举例来说，到L阶Δ-∑调制器730的输入可为21位且21位DAC为不实际的，设置K阶Δ-∑调制器706以处置额外位。所述输入不能直接被量化，因为误差e₁将不具有高通整形功能。锁相环路700包含额外调制器(即，k阶Δ-∑调制器706)以量化输入，同时维持用(1-z^-1)^k整形的e₁。锁相环路700还包含也消耗区域和功率的动态元件匹配电路708。温度计编码DAC 710包含许多单元大小元件，其使用许多区域来布线和匹配。相反，锁相环路900包含二进制加权DAC 918，与(例如)在锁相环路700中的热编码DAC相反，所述二进制加权DAC 918具有可直接缩放到数字位的大小。可在没有软件或处理器的情况下实施二进制加权。

图10为说明MASH-111Δ-∑调制器1000的框图，Δ-∑调制器1000可用作三阶Δ-∑调制器530(图5)。MASH-111Δ-∑调制器1000包括多个加法器1002-1到1002-7和多个延迟块1004-1到1004-8。在一个实施例中，延迟块1004具有在z变换空间中的z^-1变换函数。延迟块1004-5和加法器1002-3形成第一微分器。延迟块1004-7和加法器1002-6形成第二微分器。

MASH-111Δ-∑调制器1000具有以下转移函数：

y＝xz^-2-e(1-z^-1)³

其中变量x为到加法器1002-1的输入，变量e为加法器1002-7的输出1010的LSB，且变量y为加法器1002-2的输出。调制器1000还可从加法器1002-7输出误差e。MASH-111Δ-∑调制器1000无条件地稳定且具有低复杂性。另外，MASH-111Δ-∑调制器1000可直接输出未处理的量化噪声e作为输出信号1010。

图11为说明包含使用一阶数/模微分器的Δ-∑小数N合成器的锁相环路1100的框图。L阶Δ-∑小数N锁相环路1100包括相位频率检测器(PFD)102、电荷泵104、环路滤波器(LPF)106、压控振荡器(VCO)108、小数分频器(％N)312、L阶Δ-∑调制器730和量化器1104。相位频率检测器102响应于所接收参考频率信号122和来自小数分频器312的小数反馈频率信号1124的频率和相位的差而产生相位频率信号1120。电荷泵104响应于相位频率信号1120和来自量化器1104的误差量化信号1123而向LPF 106提供升压电压信号1121。

VCO 108响应于来自环路滤波器106的经滤波升压信号1122而产生输出频率信号1129且将信号1129施加到小数分频器312。L阶Δ-∑调制器730响应于频率选择信号(Fsel)而向小数分频器312提供Δ-∑调制信号且向量化器1104提供量化误差(e)信号932。L阶Δ-∑调制器730可为(例如)三阶Δ-∑调制器530(图5)，或MASH-111Δ-∑调制器1000(图10)。

量化器1104包括量化器1110、第一转移函数电路1112以及DAC和微分器块1114，所述DAC和微分器块1114包含第二转移函数电路1116和二进制加权DAC 1118。量化器1110从误差(e)信号932产生误差信号e₂。第一转移函数电路1112为延迟Z^-1与L-2阶微分器(1-Z^-1)^L-2的组合，且具有以下转移函数：

z^-1(1-z^-1)^L-2

对于三阶Δ-∑调制器(L＝3)，电路1112具有z^-1(1-z^-1)转移函数。第二转移函数电路1116具有以下转移函数：

(1-z^-1)

且提供输出

e₂z^-1(1-z^-1)^L-1

对于三阶Δ-∑调制器(L＝3)，输出变成e₂z^-1(1-z^-1)²。

描述用于一位一阶DAD 1200(图12)、一位二阶DAD 1600(图16)、全M位一阶二进制加权数/模微分器1404(图14)和全M位二阶二进制加权数/模微分器1843(图18)的DAD的基础配置和操作。

图12为说明一阶数/模微分器(DAD)1200的框图。尽管将微分器1200描述为用于硬件实施方案，但微分器1200可以在通用或专用处理器中执行的软件或者硬件与软件的组合来实施。数/模微分器1200包括多个一位数/模转换器(DAC)1204-a和1204-b、求和电路1206、单位转移函数块1208、延迟块1209和切换器1210。在一个实施例中，延迟块1209具有寄存器延迟转移函数(例如，-z^-1)。切换器1210使一位DAC 1204每隔一个周期交换。单位转移函数块1208和延迟块1209的输出摇摆地在施加到一位DAC1204-a与1204-b之间切换。一位DAC 1204-a和1204-b分别具有失配a和b。通过将来自单位转移函数块1208和延迟块1209的输出相加(即，提供转移函数(1-z^-1))来整形失配。

微分器1200为包含两个DAC 1204的一位和一阶DAD。求和电路1206的输出对两个DAC 1204的输出求和以提供(1-z^-1)函数，同时一个DAC输入与另一DAC输入互补但具有来自延迟块1209的一个寄存器延迟。

图13为说明一阶数/模微分器1200的处理的图。序列x(n)为一位DAC 1204-a的输出。序列x(n+1)为一位DAC 1204-b的输出。

通过每隔一个时钟周期交换DAC 1204的输入，x(n)与-x(n+1)的互补对被重新布置为x_a(n)与X_b(n)，从而形成互补数据对的序列。通过将每两个连续DAC输入分组为一个群集，群集内容彼此互补。群集在图13中展示为包含序列x(n)或-x(n+1)的两个位的矩形。通过针对群集中的每一者对DAC 1204的输出进行离散傅立叶变换，DAC失配通过(1-z^-1)加固定DC值来整形，这与传入信号无关。数学上，高通整形函数可例行地在一个DAC 1204中实现而不依赖于任何指定选择机制。

因为x_a(n)和x_b(n)中的群集中的每一者为[1，0]或[0，1]，所以出现于DAC 1204-a和1204-b的输出处的失配为([a0]或[0a])和([b0]或[0b])，其中a和b为正规化元件失配。执行来自DAC 1204中的每一者的输出失配的离散傅立叶变换。

一位DAC 1204-a的误差为：

e_a(n)＝[a0]或[0a]                                (1)

误差e_a的总和为：

$>E_a\left(z\right)=\underset{n=0}{\overset{1}{\Sigma }}(e_a\left(n\right)-\frac{a}{2})z^{-n}=\pm \frac{a}{2}(1-z^{-1})---\left(2\right)$>

一位DAC 1204-b的误差为：

e_b(n+1)＝[b 0]或[0 b]                            (3)

误差e_b的总和为：

$>E_b\left(z\right)=\underset{n=0}{\overset{1}{\Sigma }}(e_b(n+1)-\frac{b}{2})z^{-n-1}=\frac{\pm {\mathrm{bz}}^{-1}}{2}(1-z^{-1})---\left(4\right)$>

误差e_a和e_b的总和相加为：

$>E_a\left(z\right)+E_b\left(z\right)=\frac{\pm a\pm {\mathrm{bz}}^{-1}}{2}(1-z^{-1})---\left(5\right)$>

其中e_a(n)和e_b(n)分别为存在于DAC 1204-a和1204-b的输出处的误差，且运算符‘±’表示互补对的两个可能组合。项a/2和b/2为恒定值且可从e_a(n)和e_b(n)减去。从等式(5)注意到，一位DAD 1204的输出失配由一阶高通函数(1-z^-1)自动整形。

图14为说明包含用于失配整形的二进制加权一阶数/模微分器的小数N锁相环路1400的框图。锁相环路1400包括相位频率检测器(PFD)102、电荷泵104、环路滤波器(LPF)106、压控振荡器(VCO)108、二进制加权一阶数/模微分器1404、量化器1410、小数分频器(％N)312、转移函数块1413和L阶Δ-∑调制器730。相位频率检测器102响应于所接收参考频率信号122和来自小数分频器312的小数反馈频率信号1424的频率和相位的差而产生相位频率信号1412。电荷泵104响应于相位频率信号1412和来自数/模微分器1404的误差量化信号1423-1和1423-2而向LPF 106提供升压电压信号1421。VCO 108响应于来自环路滤波器106的经滤波升压信号1422而产生输出频率信号1429且将信号1429施加到小数分频器312。L阶Δ-∑调制器730响应于频率选择信号(Fsel)而向小数分频器312提供Δ-∑调制信号且向量化器1410提供量化误差信号932。L阶Δ-∑调制器730可为(例如)三阶Δ-∑调制器530(图5)，或MASH-111Δ-∑调制器1000(图10)。

二进制加权数/模微分器1404包括单位转移函数块1408、延迟块1409、多个一位数/模转换器(DAC)1418-1到1418-2以及切换器1419。切换器1419摇摆地在将来自转移函数块1413的输出施加到单位块1408与延迟块1409之间切换，其方式与下文针对DAD1200和1600所描述的方式类似。二进制加权数/模微分器1404提供失配整形。

图15为说明包含使用二阶数/模微分器的Δ-∑小数N合成器的锁相环路1500的框图。L阶Δ-∑小数N锁相环路1500包括相位频率检测器(PFD)102、电荷泵104、环路滤波器(LPF)106、压控振荡器(VCO)108、小数分频器(％N)312、L阶Δ-∑调制器730和量化器1504。相位频率检测器102响应于所接收参考频率信号122和来自小数分频器312的小数反馈频率信号1524的频率和相位的差而产生相位频率信号1520。电荷泵104响应于相位频率信号1520和来自量化器1504的误差量化信号1523而向LPF 106提供升压电压信号1521。

VCO 108响应于来自环路滤波器106的经滤波升压信号1522而产生输出频率信号1529且将信号1529施加到小数分频器312。L阶Δ-∑调制器730响应于频率选择信号(Fsel)而向小数分频器312提供Δ-∑调制信号且向量化器1504提供量化误差(e)信号932。L阶Δ-∑调制器730可为(例如)三阶Δ-∑调制器530(图5)，或MASH-111Δ-∑调制器1000(图10)。

量化器1504包括量化器1510、第一转移函数电路1512以及DAC和微分器块1514，所述DAC和微分器块1514包含第二转移函数电路1516和二进制加权DAC 1518。量化器1510从量化误差信号(e)932产生误差信号e₂。第一转移函数电路1512为积分器Z^-1/(1-Z^-1)与L-2阶微分器(1-Z^-1)^L-2的组合，且具有以下转移函数：

z^-1(1-z^-1)^L-3

对于三阶Δ-∑调制器(L＝3)，电路1512具有z^-1转移函数。第二转移函数电路1516具有以下转移函数：

(1-z^-1)²

且提供输出

e₂z^-1(1-z^-1)^1-1

对于三阶Δ-∑调制器(L＝3)，输出变成e₂z^-1(1-z^-1)²。

图16为说明二阶数/模微分器(DAD)1600的框图。尽管将微分器1600描述为用于硬件实施方案，但微分器1600可以在通用或专用处理器中执行的软件或者硬件与软件的组合来实施。数/模微分器1600包括多个延迟块1602-1、1602-2和1602-3、多个一位数/模转换器(DAC)1604-a、1604-b、1604-a2和1604-b2、求和电路1606、多个单位转移函数块1608-1、1608-2和1608-3以及切换器1610。基于数/模微分器1200的相同算法，二阶DAD 1600可通过将四个DAC 1604嵌入到二级级联微分器中来配置以实现(1-z^-1)²函数。来自每一DAC 1604-a、1604-b、1604-a2和1604-b2的失配分别为a、b、a₂和b₂。

图17为说明二阶数/模微分器1600的处理的图。序列p(n)为施加到单位缓冲器1608-3和延迟块1602-3的数据。序列p₁(n)为单位块1608-3的输出。序列p₂(n+1)为延迟块1602-3的输出。箭头指示互补的到每一DAC 1604的输入序列。互补的序列中的邻近位以矩形展示。当信号每隔一个时钟周期在第一级输出处交换时，p₁(n)和p₂(n)群集中的每一者中的数据内容以与上文针对一阶DAD 1200描述的方式类似的方式形成互补对。随后，第二级微分器1604的输出变成分别用于DAC 1604-a和1604-b元件的p₁(n)和-p₁(n+1)以及用于DAC 1604-a2和1604-b2元件的p₂(n)和-p₂(n+1)。其中，-p₁(n+1)和-p₂(n+1)分别与p₁(n)和p₂(n)互补，但具有来自延迟块1602的一个寄存器延迟。因此，误差e_a(n)和e_b(n)导致等式(1)和(3)中的四个可能群集值中的两个，即

(e_a(n)，e_b(n+1))＝([a 0]，[0 b])或([0 a]，[b 0])   (6)

将等式(6)应用于等式(2)、(4)和(5)，二阶DAD 1600的左半边的输出噪声变成：

$>E_a\left(z\right)+E_b\left(z\right)=\frac{\pm (a-{\mathrm{bz}}^{-1})}{2}(1-z^{-1})---\left(7\right)$>

如果两个DAC元件1604之间的失配相同(例如，a＝b)，那么二阶整形函数(1-z^-1)²可形成为：

$>E_a\left(z\right)+E_b\left(z\right)=\frac{\pm a}{2}{\left({1-z}^{-1}\right)}^2---\left(8\right)$>

这个结果仅取决于二阶DAD 1600的DAC 1604的左半边。如果两个DAC 1604不匹配，那么按照共同模式失配u和微分模式失配v来重写项a和b，或：

a＝u+v；b＝u-v              (9)

接着，等式(7)变成：

$>E_a\left(z\right)+E_b\left(z\right)=\frac{\pm u}{2}{\left({1-z}^{-1}\right)}^2+\frac{\pm v\left({1+z}^{-1}\right)}{2}(1-z^{-1})---\left(10\right)$>

同样，可针对具有DAC 1604-a2和1604-b2的二阶DAD 1600的右半边导出相同表达式，其中u₂和v₂分别为共同和微分模式失配。可因此获得E_a2(z)和E_b2(z)的组合输出噪声：

$>E_{a_2}\left(z\right)+E_{b_2}\left(z\right)=\frac{\pm u_2}{2}{\left({1-z}^{-1}\right)}^2+\frac{\pm v_2\left({1+z}^{-1}\right)}{2}(1-z^{-1})---\left(11\right)$>

根据等式(10)和(11)，共同模式失配u和u₂仍经历(1-z^-1)²的二阶高通整形，而邻近失配v和v₂可由(1-z^-1)来滤波。只要邻近元件之间的微分失配被最小化(例如，v、v₂≈0)，二阶失配整形函数便可实现。

因此，传统多位DAC的全局匹配可放松到邻近DAC 1604之间的局部匹配。这可容易地通过以交叉梳状结构布线对称邻近单元来实现以最小化过程失配。

图18为说明具有Δ-∑小数N调制器和二进制加权数/模微分器的锁相环路1800的框图。锁相环路1800包括相位频率检测器102、电荷泵104、环路滤波器106、压控振荡器108、小数分频器(％N)312、L阶Δ-∑调制器730和二进制加权数/模微分器1801。尽管将二进制加权数/模微分器1801描述为用于硬件实施方案，但二进制加权数/模微分器1804可以在通用或专用处理器中执行的软件或硬件与软件的组合来实施。

相位频率检测器102响应于所接收参考频率信号(fref)和来自小数分频器312的小数反馈频率信号的频率和相位的差而产生相位频率信号。电荷泵104响应于相位频率信号和来自二进制加权数/模微分器1801的误差量化信号而向LPF 106提供升压电压信号。VCO 108响应于来自环路滤波器106的经滤波升压信号而产生输出频率信号且将所述信号施加到小数分频器312。L阶Δ-∑调制器730响应于频率选择信号(Fsel)而向小数分频器312提供Δ-∑调制信号且向二进制加权数/模微分器1801提供量化误差信号。L阶Δ-∑调制器730可为(例如)三阶Δ-∑调制器530(图5)，或MASH-111Δ-∑调制器1000(图10)。

二进制加权数/模微分器1804包括量化器1840、转移函数块1842和数/模微分器1843。数/模微分器1843包括多个延迟块1802-1到1802-3、多个一位数/模转换器(DAC)1804-1到1804-4、多个单位转移函数块1808-1到1808-3以及切换器1810。切换器1810摇摆地在将来自转移函数块1842的输出施加到单位块1808-3与延迟块1802-3之间切换，其方式与上文针对DAD 1200和1600所描述的方式类似。

与温度计编码DAC相比，二进制加权DAC 1804较易于在较小布线区域中实施。然而，其归因于二进制加权DAC 1804中的增益误差引起的大的微分非线性经常导致高DNL且阻止其应用于高分辨率应用。通过改为使用DAD 1800，可接着将相关联的增益误差视为与理想值的共同模式失配且通过高通滤波函数来整形。由于来自DAD中的每一者的个别滤波信号的线性组合仍维持高通性质，所以可实施多位二进制加权DAD而不引入额外带内噪声。与使用具有指定动态选择机制的2^M+2个热编码DAC元件的先前动态元件匹配方法相比，基于M位二进制加权数/模微分器1801的这种方法可减少布线区域和电路复杂性两者。

上文描述的单位转移函数块可在上文描述的数/模微分器的硬件和/或软件实施方案中实施。

在上述描述中，描述了各种方法和设备以及特定实施例。然而，对于所属领域的技术人员来说应为明显的是，可在不脱离由所附权利要求书的界限限定的本发明的精神和范围的情况下做出各种替代方案、修改和改变。