用于驱动大电容性负载的放大器的补偿电路和方法

相关申请案的交叉参考

本申请案主张斯蒂芬·格拉姆·布兰特礼(Steven Graham Brantley)和瓦迪姆·瓦尔锐维 奇(Vadim Valerievich Ivanov)于2012年3月28日申请的标题为“具有大电容性负载的放 大器的补偿方法(Compensation Approach for Amplifiers with Large Capacitive Loads)”的 先前申请的共同待决的第61/616,579号美国临时申请案的权益，所述申请案以引用的方 式并入本文中。

技术领域

本发明涉及用于驱动大电容性负载的放大器的补偿电路和方法。

背景技术

本发明大体上涉及运算放大器，且更明确地说涉及在能够驱动大负载电容和小负载 电容两者并且还能够驱动电阻性负载的通用运算放大器中减少功率消耗同时还提供高 动态范围的改进。传统上，提高米勒补偿放大器的电容性负载驱动的主要方法是提高输 出级的功率消耗。在文献中描述了许多种放大器补偿方法，试图用比米勒补偿放大器需 要的少的功率来实现高电容性负载驱动。这些方法通常有折中，这会以某种方式有损于 所得放大器的性能。瑞恩，R·J(Reay，R.J)和克瓦克斯，G·T·A(Kovacs，G.T.A)的文章“无条 件稳定的二级CMOS放大器(An Unconditionally Stable Two-Stage CMOS  Amplifier)”(IEEE固态电路期刊(IEEE Journal of Solid-State Circuits)，1995年5月，第 30卷，第5期，第591-594页)中描述了二增益级米勒补偿放大器的一种变化形式，其 在第一级的增益足够低的情况下可以稳定地驱动任何负载电容。这种方法对于某些应用 来说很管用，但是这种方法在驱动电阻性负载时开放环路增益较低，并且其在存在DC 负载电流的情况下驱动小负载电容时还有稳定性问题。

胡晶晶(Jingjing Hu)、惠意欣，J·H(Huijsing，J.H.)和马金瓦，K·A·A(Makinwa，K.A.A)的 “具有用于所有电容性负载的淬火多路径频率补偿的三级放大器(Three-Stage  Amplifier with Quenched Multipath Frequency Compensation for All Capacitive  Loads)”(IEEE国际电路和系统论坛，路易斯安那州，新奥尔良市，2007年5月27-30 日，第225-228页)中介绍了一种增益高于瑞恩二级方法的三增益级方法。这份参考文献 中揭示的三级放大器技术对于驱动高电容性负载很管用，但是在小电容性负载和高DC 负载电流下有稳定性问题，原因在于第二增益级添加的相移。高DC负载电流会提高第 三级的带宽，并且在驱动小负载电容时会在米勒环路中产生过大带宽。

梁(Leung)等人的文章“具有阻尼因子控制频率补偿的三级大电容性负载放大器 (Three-Stage Large Capacitive Load Amplifier with Damping-Factor-Control Frequency  Compensation)”(IEEE固态电路期刊(IEEE transactions on solid-state circuits)，第35卷， 第2期，2000年2月，第221-230页)中揭示了另一种用于驱动大负载电容的三增益级 方法。这种方法使用第二增益级来提高米勒反馈环路的前向增益，并且还使用有源阻尼 网络来控制从第二级的相移。第二增益级提供的额外增益通过提高米勒反馈环路的单位 增益带宽改进了电容性负载驱动。

现有技术图1A示出了普通二级运算放大器1A，其包括第一增益级2，第一增益级 2的输出端通过高阻抗节点3连接到第二增益级5的输入端。增益级5的输出端通过输 出端导体7连接以产生Vout，Vout借助于米勒反馈电容器C_M被反馈到高阻抗节点3。

类似地，现有技术图1B示出了二级运算放大器1B，其包括第一跨导级2，所述第 一跨导级2具有跨导G1。第一增益级2可配置为反转级，其中其(+)输入端接收输入信 号Vin⁺，并且其(-)输入端接收输入信号Vin^-。第一级2的输出端子通过导体3连接到具 有跨导G2的反转第二跨导级5的输入端。导体3(被称作高阻抗节点)连接到增益降低(阻 尼)电阻器R_D(其类似于瑞恩论文中的电阻器R1)的一个端子，电阻器R_D的另一端子连接 到接地。高阻抗节点3还连接到P沟道串联晶体管M_CASCODE的漏极。寄生电容C1耦合 到高阻抗节点3。M_CASCODE的栅极耦合到合适的偏压电压，并且其源极通过导体6耦合 到米勒反馈电容器C_M的一个端子，米勒反馈电容器C_M的另一端子通过导体7连接到第 二级5的输出端。导体6被称作“串联点”。输出电压Vout产生于导体7上，并且被施 加到负载电容C_LOAD。

图1B的架构对于只驱动电容性负载(即，不汲取大量DC输出电流并且不呈现负载 电阻的负载)的运算放大器很管用。如果第一级2的增益因为第一级2的输出端处的阻尼 (即，增益降低)电阻R_D的降低而降低，那么通过阻尼电阻器R_D和寄生电容C1引起的 所述点上的RC极点可以在充分高的频率下出现，使得其相移将不会在归因于输出级的 极点开始使得总放大器响应变为不稳定时导致运算放大器1B不稳定。借助于增益降低 电阻器R_D降低第一级的增益会将前述RC极点移动到更高的频率。

此外，米勒反馈电容器C_M连接到串联点6以防C_M在第二放大器级5的输入端处使 高阻抗节点3过度负载。这允许使用阻尼电阻器R_D的电阻的较高值。

第一增益级2的增益降低意味着现有技术图1B的运算放大器1B必须主要依赖于第 二放大器级5来实现所需的总放大器增益。令人遗憾的是，这使得运算放大器1B在驱 动电阻性负载时具有较低的DC增益。此外，米勒电容器C_M连接到串联点6，会在米勒 反馈环路中产生第二极点，并且如果利用运算放大器1B来驱动低值的负载电容C_LOAD， 所述第二极点通常会产生稳定性问题，除非跨导G2的值是相对众所周知的量。因为G2 的值通常随DC负载电流变化，所以运算放大器1B难以在DC负载电流有较大变化的 情况下保持稳定在小负载电容下。

如果运算放大器1B驱动电阻性负载，那么通过借助于阻尼电阻器R_D降低增益和通 过依赖于第二级5获得大多数总放大器增益而在运算放大器1B中实现的高增益就会丢 失，因为电阻性负载会急剧地降低第二级增益。

图1B的现有架构的一个问题是，其不能够驱动电阻性负载，并且尽管如此对于许 多应用具有充分高的增益，因为第一级的增益已经较低，并且任何电阻性负载会将第二 级的增益(并且因此将整个放大器的增益)大概降低到200。但是，通常需要100,000或更 大的增益。换言之，电阻性负载情况下的运算放大器增益可能会在30到50DB的范围 内，而期望的是100DB的增益。

因而，如现有技术图1B中所示的具有串联米勒补偿的增益降低的二级放大器主要 适合于驱动电容性负载，但是在驱动电阻性负载时会遇到低DC增益，并且因此在存在 大幅变化的DC负载电流的情况下驱动低电容性负载时还会遇到稳定性问题。令人遗憾 的是，现有的提高第二级5的增益的主要方式是提高其功率消耗。但是，如果能够在不 会大幅提高功率消耗的情况下提高第二级增益，将会非常有利。

因而，有一个需要未得到满足，即需要一种通用运算放大器，其能够驱动高负载电 容和广泛范围的电流和电阻性负载同时维持高增益和精确度但耗散的功率实质性低于 现有的通用运算放大器。

还有一个需要未得到满足，即需要一种不是从其第二级获得基本上其所有增益的二 级运算放大器。

还有一个需要未得到满足，即需要一种在运算放大器在驱动电阻性负载时不会丢失 大量增益的运算放大器。

还有一个需要未得到满足，即需要一种在驱动电阻性负载时不会丢失大量增益并且 消耗的功率量相对低的运算放大器。

还有一个需要未得到满足，即需要一种在驱动低或高电容性负载和/或电阻性负载时 实现充分增益的通用运算放大器。

发明内容

本发明的一个目的是提供一种用于通用运算放大器的补偿技术，所述通用运算放大 器能够驱动高负载电容和广泛范围的电流和电阻性负载，同时维持高增益和精确度但是 耗散的功率实质性少于现有的通用运算放大器。

本发明的另一目的是提供一种不是从其第二级实现基本上其所有增益的二级运算 放大器。

本发明的另一目的是提供一种在运算放大器在驱动电阻性负载时不会丢失大量增 益的运算放大器。

本发明的另一目的是提供一种在驱动电阻性负载时不会丢失大量增益并且消耗的 功率量相对低的运算放大器。

本发明的另一目的是提供在驱动低或高电容性负载和/或电阻性负载时实现充分增 益的通用运算放大器。

简而言之，并且根据一个实施例，本发明提供一种运算放大器(10)，其能够驱动电 容性负载(C_LOAD)和/或电阻性负载(R_LOAD)，并且包括：第一增益级(2)，其输出端耦合到 高阻抗节点(3)；和第二增益级(5)，其输入端耦合到第一高阻抗节点。增益降低电阻器(R_D) 和AC耦合电容器(C_D)串联耦合在高阻抗节点与接地电压之间。米勒反馈电容器(C_M)耦 合在第二增益级的输出端导体(7)与高阻抗节点之间。第二增益级的输出端可以通过串联 晶体管(M_CASCODE)耦合到高阻抗节点。

在一个实施例中，本发明提供放大器电路(10)，其包括：第一增益级(2)，其输出端 耦合到第一高阻抗节点(3、3-1、3-2)；第一增益降低电阻器(R_D、R_D1、R_D2)和第一AC 耦合电容器(C_D、C_D1、C_D2)，其串联耦合在第一高阻抗节点(3、3-1、3-2)与第一参考电 压(GND)之间；第二增益级(5)，其输入端耦合到第一高阻抗节点(3、3-1、3-2)；以及第 一米勒反馈电容器(C_M、C_M1、C_M2)，其耦合在所述第二增益级(5)的输出端导体(7)与所 述第一高阻抗节点(3、3-1、3-2)之间。在一个实施例中，所述第一增益级(2)的所述输出 端借助于第一串联晶体管(M_CASCODE、MN_CASCODE、MP_CASCODE)耦合到所述第一高阻抗节 点(3、3-1、3-2)。

在一个实施例中，第二米勒反馈电容器(C_M2)耦合在所述输出端导体(7)与第二串联 晶体管(MP_CASCODE)的第一电极(即，源极)之间，所述第二串联晶体管的第二电极(即，漏 极)耦合到所述第一高阻抗节点(3、3-1、3-2)。

在另一实施例中，第二米勒反馈电容器(C_M2)耦合在所述输出端导体(7)与第二串联 晶体管(MP_CASCODE)的第一电极(即，源极)之间，所述第二串联晶体管的第二电极(即，漏 极)耦合到第二高阻抗节点(3-2)。第二增益降低电阻器(R_D1)和第二AC耦合电容器(C_D1) 串联耦合在所述第二高阻抗节点(3-2)与第二参考电压(V_DD)之间。

在一个实施例中，所述第二增益级(5)包括：下拉晶体管(MN1)，其第一电极(即，源 极)耦合到所述第一参考电压(GND)，第二电极(即，漏极)耦合到所述输出端导体(7)，并 且控制电极(即，栅极)耦合到所述第一高阻抗节点(3-1)；和上拉晶体管(MP1)，其第一电 极(即，源极)耦合到所述第二参考电压(V_DD)，第二电极(即，漏极)耦合到所述输出端导 体(7)，并且控制电极(即，栅极)耦合到所述第二高阻抗节点(3-2)。在所描述的实施例中， 所述第二增益级(5)包括AB类偏压级，其耦合在所述第一(3-1)与第二(3-2)高阻抗节点之 间。

在一个实施例中，第三米勒反馈电容器(C_M4)耦合在所述输出端导体(7)与所述第一 高阻抗节点(3-1)之间，并且第四米勒反馈电容器(C_M3)耦合在所述输出端导体(7)与所述 第二高阻抗节点(3-2)之间。

在一个实施例中，升压晶体管(MP2)的第一端子(即，源极)耦合到所述第二参考电压 (V_DD)，第二端子(即，漏极)耦合到所述输出端导体(7)，且控制端子(即，栅极)通过隔离 电阻器(R3)耦合到所述第一(3-1)和第二(3-2)高阻抗节点中的一者。在一个实施例中，与 打开上拉晶体管(MP1)需要的电压相比，在所述第二高阻抗节点(3-2)上需要更高量值的 电压以便打开升压晶体管(MP2)。

在一个实施例中，所述第一增益级(2)包括：第一(M1)和第二(M2)输入端晶体管，其 控制电极(例如，栅极)经耦合以分别接收第一(Vin⁺)和(Vin^-)输入信号，第一电极(例如， 源极)耦合到尾电流源(I2)，并且第二电极(例如，漏极)分别耦合到折叠串联电路 (MN_CASCODE、MP_CASCODE、M3、4、9、10)的第一(11)和第二(11A)输入端，所述折叠串联 电路的第一(3-1)和第二(3-2)输出端分别耦合到所述下拉晶体管(MN1)和上拉晶体管 (MP1)的控制电极。

在一个实施例中，本发明提供一种用于借助于放大器(10)驱动耦合到输出端导体(7) 的电容性负载(C_LOAD)和/或电阻性负载(R_LOAD)的方法，所述放大器(10)包括：第一增益级 (2)，其输出端耦合到第一高阻抗节点(3)；第二增益级(5)，其输入端耦合到所述第一高 阻抗节点(3、3-1、3-2)，且其输出端耦合到所述输出端导体(7)，所述方法包括将第一增 益降低电阻器(R_D)和第一AC耦合电容器(C_D)串联耦合在所述第一高阻抗节点(3)与第一 参考电压(GND或V_DD)之间；以及将第一米勒反馈电容器(C_M)耦合在所述输出端导体(7) 与所述第一高阻抗节点(3)之间。

在一个实施例中，所述方法包括借助于所述第一米勒反馈电容器(C_M)和借助于第一 串联晶体管(M_CASCODE、MN_CASCODE、MP_CASCODE)将所述第一增益级(2)的输出端耦合到所 述第一高阻抗节点(3、3-1、3-2)。

在一个实施例中，所述方法包括将第二米勒反馈电容器(C_M1)耦合在所述输出端导体 (7)与第二串联晶体管(MP_CASCODE)的第一电极(即，源极)之间，所述第二串联晶体管的第 二电极(即，漏极)耦合到所述第一高阻抗节点(3、3-1、3-2)。

在一个实施例中，所述方法包括将第三米勒反馈电容器(C_M4)耦合在所述输出端导体 (7)与所述第一高阻抗节点(3-1)之间，和将第四米勒反馈电容器(C_M3)耦合在所述输出端 导体(7)与所述第二高阻抗节点(3-2)之间。

在一个实施例中，所述方法包括将升压晶体管(MP2)耦合在第二参考电压(V_DD)与所 述输出端导体(7)之间，和借助于隔离装置(R3、MP3)将升压晶体管(MP2)的控制端子(即， 栅极)耦合到所述第一(3-1)和第二(3-2)高阻抗节点中的一者。

在一个实施例中，本发明提供用于借助于放大器(10、20)驱动电容性负载(C_LOAD)和/ 或电阻性负载(R_LOAD)的电路，所述放大器(10、20)包括：第一增益级(2)，其输出端耦合 到第一高阻抗节点(3)，和第二增益级(5)，其输入端耦合到所述第一高阻抗节点(3、3-1、 3-2)，所述电路包括用于将第一增益降低电阻器(R_D)AC耦合在所述第一高阻抗节点(3) 与第一参考电压(GND或V_DD)之间的装置(C_D)；以及用于将第一米勒反馈电容器(C_M)耦 合在所述第二增益级(5)的输出端导体(7)与所述第一高阻抗节点(3)之间的装置(3或 M_CASCODE)。

附图说明

图1A是具有常规米勒反馈补偿的常规二级运算放大器的框图。

图1B是现有技术二级运算放大器的框图，其类似于图1A中所示的运算放大器，但 是进一步包括一个耦合在米勒反馈电容器与高阻抗节点之间的串联晶体管和一个耦合 在高阻抗节点与接地之间的增益降低电阻器。

图2是改进的二级运算放大器的框图。

图3A是图2的运算放大器的示意图，其进一步包括输出电流升高电路。

图3B是可以用于图2的运算放大器的替代输出电流升高电路的示意图。

图4示出了图3的运算放大器的相位容限与负载电容曲线与使用现有技术图1A中 指示的米勒补偿的以其它方式可比的常规运算放大器的相位容限与负载电容曲线的比 较。

具体实施方式

运算放大器包括第一增益级，所述第一增益级的输出端耦合到高阻抗节点，所述高 阻抗节点耦合到第二增益级的输入端。增益降低或阻尼电阻器和AC耦合电容器串联耦 合在高阻抗节点与参考电压之间。在一个实施例中，米勒反馈电容器耦合在第二增益级 的输出端与“串联点”之间，所述“串联点”借助于串联晶体管耦合到所述高阻抗节 点。米勒反馈电容的一部分可以被“分裂”并且直接反馈给高阻抗节点。运算放大器能 够在驱动高电容性负载、低电容性负载或电阻性负载的同时维持高总增益。驱动电流升 高电路可以与第二增益级的输出晶体管有效并联耦合。

参看图2，二级运算放大器10包括第一跨导增益级2，其具有跨导G1并且可配置 为反转级。第一增益级2的(+)输入端接收输入信号Vin⁺，并且其(-)输入端接收输入信号 Vin^-。第一增益级2的输出端子通过导体11连接到N沟道串联晶体管MN_CASCODE的源 极，所述N沟道串联晶体管MN_CASCODE的漏极通过高阻抗导体或节点3耦合到具有跨导 G2的反转第二跨导增益级5的输入端。高阻抗节点3连接到阻尼(增益降低)电阻器R_D的一个端子。阻尼电阻R_D的另一端子借助于AC耦合(阻尼)电容器C_D耦合到接地，所 述AC耦合(阻尼)电容器C_D在10MHZ实施方案的一个实例中可以具有大概10pF(微微 法)的电容，并且阻尼电阻器R_D可以具有大概8千欧的电阻。(当然，电阻器R_D和电容 器C_D的位置可以颠倒，因为其仅需要串联连接。)

寄生电容C1耦合到高阻抗节点3，并且可以具有大概2pF的电容。MN_CASCODE的 栅极耦合到合适的偏压电压。MN_CASCODE的源极通过“串联点”11耦合到米勒反馈电容 器C_M2的一个端子，其另一端子通过导体7连接到第二增益级5的输出端。除C_M2之外， 总“下部”米勒反馈电容还可包括耦合在输出端导体7与高阻抗节点3之间的“分裂部 分”C_M4。在一个实例中，C_M2可以具有2.65pF的值，并且分裂部分C_M4可以具有0.33 pF的值。输出电压Vout产生于输出端导体7上，并且被施加到负载电容C_LOAD。作为 负载电容C_LOAD的替代或补充，负载电阻R_LOAD可以耦合在输出端导体7与接地之间。

类似地，二级运算放大器10还包括P沟道串联晶体管MP_CASCODE，其漏极通过高阻 抗节点3耦合到第二跨导增益级5的输入端。MP_CASCODE的栅极耦合到合适的偏压电压。 MP_CASCODE的源极通过另一“串联点”14耦合到另一米勒反馈电容器C_M1的一个端子， 所述电容器的另一端子通过输出端导体7连接到第二增益级5的输出端。除了C_M1之外， 总“上部”米勒反勒电容还可包括耦合在输出端导体7与高阻抗节点3之间的“分裂部 分”C_M3。在一个实例中，C_M1可以具有2.65pF的值，并且分裂部分C_M3可以具有0.33 pF的值。(应注意，分裂米勒电容部分C_M3和C_M4并不总是必要的，但在大多数情况下 其将改进运算放大器10的轻负载电容稳定性。此外应注意，使用两个串联晶体管不是 必要的。图2的运算放大器10也可实施为仅具有单个串联晶体管和单个米勒反馈电容 器。使用两个串联晶体管通常很管用但并不总是必要的，因为当米勒反馈电容器在驱动 相对低的负载电容时，将米勒反馈电容器直接从输出端导体7旁路耦合到高阻抗节点3 可以有助于放大器稳定性。)

将增益降低电阻器R_D直接耦合在高阻抗节点3与接地之间，会减少第一增益级2 的增益。但是，运算放大器10中的增益降低电阻器R_D的借助于AC耦合电容器C_D的 AC耦合有效地将增益降低电阻器R_D与第一增益级2的输出端隔离开来，因为对于DC 和低频率操作来说，第一增益级2的增益等于其将在增益降低电阻器R_D被移除的情况 下的增益。增益降低电阻器R_D的AC耦合还在驱动小电容性负载时改进了运算放大器 10的稳定性，因为R_D和C_D在每一米勒反馈环路内产生了零点，这有助于抵消对应串联 米勒电容器和对应串联晶体管的跨导所产生的内部环路极点。

除了提供增益降低电阻器R_D与接地(或其它固定参考)的上述AC耦合之外，还需要 将总米勒反馈电容的大部分移动到串联点，因为这会减少高阻抗节点3上的总电容，并 且这允许使用较大阻尼电阻器R_D，且因此使用较小阻尼电容器C_D。可能需要“分裂” 米勒电容器C_M3和C_M4将放大器在小电容性负载下保持稳定，尤其是在跨导G2因DC 负载电流而较高的情况下。(“低电容性负载”可以被认为是大概与总米勒电容C_M相同 值的电容，并且“高电容性负载”可以被认为是大概总米勒电容值的100倍。)因为R_D和C_D在内部米勒反馈环路内提供零点，从而部分抵消了归因于内部米勒环路内的米勒 电容器(C_M1和C_M2)的极点和串联晶体管的跨导(Gm)，所以高百分比的总米勒电容可连 接到串联点11和14，并且可使用用于分裂部分C_M3和C_M4的相对较小值。

在此实例中，2.65pF米勒反馈电容器C_M2耦合在输出端导体7与到串联晶体管 MN_CASCODE的源极的下部串联点11之间，并且向包括第二增益级5、串联晶体管 MN_CASCODE和其相关联的米勒反馈补偿的环路的传送特性添加极点，因为MN_CASCODE的 跨导的作用。现有技术部分图1B中的运算放大器的先前描述的问题，即因为包括第二 增益级5的反馈环路需要稳定所以不能够驱动低电容性负载，这个问题通过增益降低电 阻器R_D借助于阻尼电容器C_D与接地的AC耦合而得到解决，因为包括增益降低电阻器 R_D和阻尼电容器CD的阻尼网络向包括第二增益级5、串联晶体管MNCASCODE和其 相关联的米勒反馈补偿的环路添加了传送特性零点。所述“添加的”零点可抵消与串联 晶体管MN_CASCODE相关联的极点和其相关联的米勒反馈补偿。这允许米勒反馈环路的带 宽在高电容性负载的情况下下降，其中阻尼网络用于控制从第一增益级2的相移。除了 控制从第一增益级2的相移之外，本发明中的阻尼网络还向米勒反馈网络的传送特性添 加零点，以补偿串联晶体管的跨导引起的极点(在米勒反馈环路内)。这与先前提到的梁 等人的文章中描述的方法有很大不同。

因而，运算放大器10中的电路“恢复”了第一增益级2的因R_D被直接连接到接地 而丢失的增益量且允许运算放大器10实际上驱动低电容性负载，方法是通过添加零点 以抵消每一串联反馈环路中的极点。

应注意，从输出端导体7向两个串联点11和14的总米勒反馈的分裂或分离提供了 串联晶体管的较高有效跨导，这允许较高百分比的总米勒电容被耦合到串联点而不是高 阻抗节点3，并且因此减少高阻抗节点3上的电容性负载的量。这允许使用较少量的阻 尼电容C_D。

图2的运算放大器10中所示的补偿技术通过将第一级增益降低(阻尼)电阻器AC耦 合到接地而不是将其直接连接到接地，解决了现有技术图1B中所示的二级放大器特有 的二级DC增益问题。此外，包括R_D和C_D的RC阻尼网络改进了内部米勒反馈环路的 稳定性。这使得较大百分比的总米勒电容被移动到串联点(或如图2和3A中所示的两个 串联点)，并且使高阻抗节点3上的电容保持较低，因此AC耦合电容器(阻尼电容器)值 也可保持足够低，使其不会对放大器的其它性能方面造成不利影响。图2中的所得二级 运算放大器10是低功率通用运算放大器，其能够驱动广泛范围的负载电容和电阻，并 且不具有主要经设计以驱动高负载电容的现有架构的性能局限性和高功率消耗。

如果阻尼电容器C_D变得大于米勒补偿电容器，则米勒环路周围的增益将低于标准 米勒补偿提供的增益。这在图2的放大器10在驱动较小值电阻性负载时将产生带宽损 失。阻尼电容器C_D还产生极点/零点对，其使放大器稳定时间稍微降级(在一个实例中大 约降级20％)。

图3A示出了运算放大器20的示意图，其包括图2中指示的所有电路，并且进一步 包括电流升高电路，所述电流升高电路提供额外驱动电流，并且不会提高高阻抗节点3-2 处的电容。图3A中的第一增益级2A对应于图2中的第一增益级2，并且包括一对差分 耦合的P沟道输入晶体管M1和M2，其源极连接到尾电流源I2。输入晶体管M1的栅 极耦合到Vin⁺，并且其漏极通过导体11连接到N沟道晶体管M4的漏极，N沟道晶体 管M4的源极连接到V_SS。类似地，输入晶体管M2的栅极耦合到Vin^-，并且其漏极通过 导体11A连接到N沟道晶体管M3的漏极，N沟道晶体管M3的源极连接到V_SS。导体 11(即，串联点11)还连接到N沟道串联晶体管MN_CASCODE的源极，N沟道串联晶体管 MN_CASCODE的漏极连接到高阻抗导体或节点3-1。串联晶体管M5和MN_CASCODE的栅极 连接到偏压电压V_BIAS。导体11A还连接到N沟道串联晶体管M5的源极，N沟道串联 晶体管M5的漏极连接到导体23。导体23还连接到晶体管M3和M4的栅极。差分输入 级的晶体管M3和M4因而分别充当电流反射镜输入晶体管和电流反射镜输出晶体管。

导体23还连接到P沟道串联晶体管M8的漏极，P沟道串联晶体管M8的源极连接 到P沟道串联晶体管M10的漏级，P沟道串联晶体管M10的源极连接到V_DD，并且其 栅极通过导体25连接到P沟道电流反射镜输入晶体管M11的栅极和漏极，P沟道电流 反射镜输入晶体管M11的源极连接到V_DD。导体25还连接到电流源I1，电流源I1参考 到接地。导体25还连接到P沟道晶体管M9的栅极，P沟道晶体管M9的源极连接到 V_DD并且其漏极连接到串联点14和P沟道串联晶体管MP_CASCODE的源极，P沟道串联晶 体管MP_CASCODE的栅极连接到电压源VB3，并且其漏极连接到高阻抗导体或节点3-2。

图3A中的第二增益级5A对应于图2中的第二增益级5，并且包括N沟道输出端下 拉晶体管MN1，下拉晶体管MN1的源极连接到V_SS，并且其栅极连接到高阻抗节点3-1。 增益降低电阻器R_D2耦合在高阻抗节点3-1与被参考到V_SS的AC耦合电容C_D2的一个 端子之间。另一增益降低电阻器R_D1耦合在高阻抗节点3-2与参考到V_DD的AC耦合电 容C_D1的一个端子之间。“下侧”米勒反馈电容器CM2连接在输出端导体7与串联点 11之间，并且“上侧”米勒反馈电容器CM1连接在输出端导体7与串联点14之间。米 勒反馈电容的下侧分裂部分CM4耦合在输出端导体7与高阻抗节点3-1之间。类似地， 米勒反馈电容的上侧分裂部分CM3耦合在输出端导体7与高阻抗节点3-2之间。

第二增益级5A进一步包括标准AB类偏压级(还被称为蒙蒂塞利(Monticelli)电路)， 其包括P沟道晶体管M7，所述P沟道晶体管M7的源极连接到高阻抗节点3-2，其栅极 连接到偏压电压源VB1，并且其漏极连接到高阻抗节点3-1。所述AB类偏压级还包括 N沟道晶体管M6，其源极连接到高阻抗节点3-1，其漏极连接到高阻抗节点3-2，并且 其栅极连接到偏压电压源VB2。

图3A中的运算放大器20进一步包括电流升高器电路，其包括P沟道升压晶体管 MP2，在此实例中，P沟道升压晶体管MP2的阈值电压量值高于上拉晶体管MP1。升压 晶体管MP2的源极连接到V_DD，并且其漏极连接到输出端导体7。升压晶体管MP2的 栅极通过隔离电阻器R3耦合到输出晶体管MP1的栅极，即，耦合到高阻抗节点3-2。 因此，升压晶体管MP2基本上不会向高阻抗节点3-2添加电容，并且因此基本上不会导 致米勒反馈补偿的降级。因为电流升高晶体管MP2的阈值电压量值高于上拉晶体管 MP1，并且因为其栅极在普通低负载操作期间通过隔离电阻器R3与高阻抗节点3-1隔 离开来，所以在普通低负载操作期间升压晶体管MP2被关闭，并且不会消耗操作电力， 并且仅当运算放大器20在驱动极大负载电流时才会打开。

上拉晶体管MP1的大小足够大，可以提供所有所需的高频率输出电流。升压晶体 管MP2允许上拉晶体管MP1的大小减小，这使得高阻抗节点3-2上的电容降低，并且 因此允许使用较大值的R_D和较小值的C_D。增益降低电阻R_D和AC耦合电容器C_D被分 裂成2个网络(R_D1/C_D1和R_D2/C_D2)以便实现对称性。包括升压晶体管MP2和隔离电阻器 R3的输出电流升高器电路基本上不会产生Vout稳定时间的降级，因为升压晶体管MP2 仅在米勒环路带宽极高时才会在高输出电流下打开。(应注意，前文的电流升高电路可结 合任何类型的补偿使用以提供改进的性能。其对于图2和3中所示的新补偿方案特别管 用，因为所述新补偿方案比某些其它方法对于高阻抗节点处的电容更加敏感。电流升高 电路提供高输出驱动电流，并且不会提高高阻抗节点处的电容。)

如果隔离电阻器R3的大小设计成使得包括R_D1和C_D1的阻尼网络的时间常数与R3 的时间常数和MP2的栅极电容相同，那么R3和MP2的栅极电容作为阻尼网络的一部 分操作。但是，所述电路可以承受这两个时间常数的较大程度上的失配。

电流升高器晶体管MP2和隔离电阻器R3的益处是在不提高高阻抗节点3-2处的电 容的情况下实现高输出电流驱动。此电流升高器电路在不会因米勒反馈补偿发生降级的 情况下增加运算放大器20的输出驱动。在上述实施方案中，利用电容耦合阻尼电阻器 仍然有非常轻微的轻负载电容问题。解决所述问题是使米勒电容的0.33pF部分与高阻 抗节点分裂的原因。这往往会使高频率围绕串联晶体管旁路。

图3B说明图2的运算放大器中可以使用的替代输出电流升高电路。在图3B中，P 沟道上拉晶体管MP1和P沟道升压晶体管MP2与图3A中一样连接。但是，升压晶体 管MP2的阈值电压量值不需要比上拉MP1高才能在低负载电流状况下保持升压晶体管 MP2关闭。实际上，P沟道晶体管MP3的源极连接到升压晶体管MP2的栅极，并且连 接到被参考到V_DD的电流源I0。晶体管MP3的栅极连接到高阻抗节点3-2，并且其漏极 连接到V_SS。晶体管MP1、MP2和MP3全部可以是相同类型的装置，具有相等的阈值 电压。将升压晶体管MP2的栅极电容与高阻抗节点3-2隔离开来的晶体管MP3的沟道 宽度与沟道长度比可以远远小于升压晶体管MP2的沟道宽度与沟道长度比。

图4包括模拟曲线，其展示放大器中的图2、3A和3B的新补偿技术与现有技术图 1A中所示的常规米勒补偿的比较。具体地说，已利用图3A的补偿方法设计了运算放大 器，并且将其与除了用标准米勒补偿加以补偿之外相同的放大器比较。图4中比较的运 算放大器基本上相同，但是所利用的补偿技术除外，因为两个运算放大器使用相同 CMOS制造工艺，并且两者具有类似噪声、操作电压范围和静止电源电流值。图3A中 所示的补偿电路提供与现有技术图1中所示的经过补偿的放大器相比25到35度的额外 相位容限。图3A中的补偿电路使有用的电容性负载驱动范围大概扩展到10倍。在另一 放大器实施方案中，发现总体上如图3中所示的经过补偿的运算放大器的带宽大概是总 体上如现有技术图1A中指示的经过补偿的现存放大器的带宽的大概3倍且电容性负载 驱动能力是其三倍，并且在驱动低电容性负载时没有显著的稳定性问题。

可使用本发明的技术来提供通用运算放大器，其能够驱动极宽范围的电容性负载， 并且还能够驱动电阻性负载，而没有常规地补偿的放大器的低DC增益和大功率消耗。

虽然已参看本发明的若干具体实施例描述了本发明，但是所属领域的技术人员在不 脱离本发明的真正精神和范围的情况下将能够对所描述的本发明的实施例进行各种修 改。期望与权利要求书中陈述的元件或步骤没有实质性区别但分别用实质性相同的方式 执行实质性相同功能以实现与所主张的相同的结果的所有元件或步骤在本发明的范围 内。举例来说，所述RC阻尼网络还可实施有有源电路(例如电容乘法器电路)，并且有 各种类似但稍微不同的方式来实施所述电流升高器。