利用高速累加和插值采样的时域超宽频探地雷达的实现

技术领域

本发明涉及一种探地雷达（GPR），特别是涉及一种显示GPR数据的技术。

背景技术

GPR,即探地RADAR（其中RADAR为Radio Detection and Ranging）,是一种获取非均质 材料成分与位置的技术。GPR利用常规射频技术，并由于其无损性与非电离性而具有非常好 的实用性。其实，GPR频率与手机频率比较接近，但它的功率要比手机低很多。GPR一般应用 于混凝土制墙/地板内钢筯的精确定位，地下掩埋物确认与定位，沥青或者混凝土制的高速公 路表面的质量和均匀度的获取，以及船桥甲板的损坏性检测。在公路表面应用中，GPR被用 来检测碎石封层、路面结构层、粒料基层等的龟裂、裂沟以及污染。在众多路面应用中，小 于一英寸（2.54公分）的路面特征分辨率是需要的。这种系统被安装在车辆上，并在车辆行 驶过程中获取测量数据。此类GPR系统在Bash forth等人的美国专利5,499,029以及Lytton 的美国专利5,384,715中得到了更详细的披露，这两项专利均通过引用并入本文中。

图1显示的是一个欠采样（sub-sampled）GPR系统，该系统通过快速取样器和可变延迟 线获取每个发射周期一个反射波形样本，这在该技术领域属于公开技术。可变延迟线19的值 会随着发射周期增加，直到整个时间范围被获取。传统的脉冲GPR系统利用欠采样方案，如 图1所示，此方案成本低，分辨率高，但代价就是次优地存在噪音。发射机12每发送一个脉 冲（如入射传输10），接收器14仅在一个非常精确的时间点上检测响应15（测量物体11的 反射波形），随着每次连续发射所述时间点在位置上移动。这项技术是可行的，因为雷达数字 波形可以根据需要任意复制，因此不必要一次性去获取所有的信息。这项技术一般被称为等 效时间采样（ETS）。要获取所需时间范围内完整的测试，需要发射成百上千个脉冲信号。对 这项技术的进一步改进，可以通过增加波形的采样比例以获得良好的信噪比。然而，大部分 的接收能量被丢弃（出现在离散抽样点之外的能量），并且在噪声方面，相对于发射的能量而 言，测试结果非常低效（如图2所示）。

图2显示了一个采用现有技术实现GPR测量的时序图的实例。图中显示了如何通过每个 反射的RADAR波形（是指响应1至响应5，以及响应N，因为成百上千个数据点会被使用）获 取一个点（21，22，23，24，25，26，其中26点显示的是多点），并且如何将所述点编译构 成一个时间范围测量结果。无噪声表28所示为一个无噪声、最优的结果。可以看到编译结果 （欠采样响应29）具有高频噪声，而构成的单个雷达响应含有变化缓慢的噪声。

关于噪声，恢复全部或者大部分的反射雷达信息可以大大提高测试信号的能量；更多有 效信号检测直接转化为系统性能的提升。这种改进的检测技术是指高速插值采样。直到最近， 大部分GPR应用的实时采样技术，由于在如此高速的情况下采样、量化数字波形非常困难， 导致价格过分昂贵、能耗要求过高。然而，集成电路技术的改进使近乎合适的低耗能单片电 路设备的开发成为可能，使之能在相当高的速度下执行，同时消耗相对较低的能量。

因此，基于现有技术的需要寻找更好的方式在采用高速探地雷达的同时解决现有技术的 缺陷，本发明对GPR测量技术作为如下改进。

发明内容

因此，本发明的目的在于提供一种低成本的工具，此工具只需要较低的处理功率就能实 现最优或者近似最优的GPR测量结果。

在本发明的一个实施例中，GPR发射器/接受器被配置为，通过雷达测量波形。这样的一 个收发器执行的步骤包括：获取多个时移线性采样序列，然后构造基于多个交叉指型线性采 样序列的合成测量波形。每一子序列的时间偏移量都比此些序列中一个的采样周期要小。在 具体实施中，从多个组合的单个序列的交叉接合中构建合成的测量序列。在低于由所述合成 的测量序列代表的速率上获取每一个线性采样序列。

以上所述可通过在某一位置向地面发送多个的脉冲信号完成，其中每一脉冲信号均具有 对应于交叉(或插值)序列的相位位置的唯一分数延时。为本发明起见，“交叉”被定义为线性 获取的多个采样序列，所述序列在时间上间隔开，与至少多个额外的线性获取的序列合并， 并至少填充到之前获取的采样序列之间的一些间隔中。交叉相位，或者多个交叉线性采样序 列中每个序列的采样顺序，是随机或者伪随机的，这样发送的脉冲就会是非周期性的。伪随 机模式是指一种看起来像是随机的模式，但实质上当模式中的第一个随机号码产生时，它的 序列已经是确定了的。例如，交叉时使用1：13的比率（13次），采样顺序可能会在几百万 次交叉后重复，这样就生成了一个伪随机序列（与“随机顺序”不同，随机顺序是从不重复 的）。

对序列进行采样以生成模拟测量波形，其中每一超奈奎斯特（super-Nyquist）数据点在 多个合并的单个交叉序列中被恰好被采样一次且仅有一次。在另一个实施例中，根据从组成 序列中构成交叉波形的多次迭代构成测量波形，其中所述组成序列构成了交叉波形进而生成 合成波形，所述合成波形表示了超奈奎斯特采样波形。波形的构成也可以包括合成交叉波形 的多次迭代的累加（指多个波形的总和）或者均化。

测量波形构成之后，可以将一个离散时间滤波器FIR（有限脉冲响应）或者IIR（有限脉 冲响应）应用到测量波形上。

附图说明

图1是一个欠采样GPR系统，系统通过快速采样器和可变延迟线在每个发送周期获取一 个反射波形样本，这在本技术领域是已知的；

图2示出了在现有技术中用于实现GPR测量的时序图的一个实例；

图3示出了作为实现本发明的多种可能的发射脉冲形式之一并且其目的是产生雷达数据 的线性调频波形；

图4示出了以实施本发明所公开技术为目的、为三个唯一采样模式绘制的模拟GPR响应；

图5示出了一定范围的抽样因子的一些改进的仿真结果（每个点实验10次），正如在本 发明的具体实施例中使用的那样，大于1且小于采样点数的线性采样抽取因子即为此图的范 围，而本发明也正适用于此范围内；

图6示出了当位数发生变化时不同采样率的均方误差结果；

图7示出了用于实现本发明的高速插值和累加RADAR系统的硬件示意图；

图8描述了本发明一个含有ADC核心交错式误差消除的具体实施例中的一个示例性采样 模式，其中交错率为8，构成的ADC含有两个核心；

图9A示出了利用本发明方法的测量结果；

图9B示出了利用现有技术的测量结果；

图10示出了本发明一个实施例中用来产生插值伪影消除累积结果的设备的原理框图；

图11示出了本发明一个实施例中的构成波形采样的图表；

图12示出了本发明一个实施例中的合成交叉波形和因此生成的ADC核心插值伪影图样的 图表；

图13示出了在本发明一个实施例中在抽样数据不移位情况下的伪影图样的移位；

图14示出了本发明一个实施例中插值波形的两个副本的累积，其中每个副本均具有不同 的ADC插值误差图样；

图15示出了用于实现本发明的测量设备的概要框图。

具体实施方式

本发明的实施例为专用GPR（探地雷达）采用高速插值（交叉）采样。解决了与GPR中 高速采样相关的数个问题，包括1）动态范围限制，2）执行标准问题，3）ADC采样器核心偏 移误差，以及4）时间误差。高速插值采样GPR通过使用高速ADC结合触发逻辑器（如FPGA） 和可编程延迟发生器而得以实现。FPGA或者其它触发逻辑器产生一系列的随机抖动触发脉冲。 同步控制可变延迟发生器（或者“微变器（Vernier）”）产生分数时序。脉冲信号的时间随机 或者伪随机抖动（定义为，“用于随机化量化误差的噪声的有意应用形式”），插值相位是混 排的，因此可以避免在辐射的RADAR信号中产生离散光谱线。

结合以上对附图的描述，本发明的具体实施例将变得更加清楚。

图3显示了用来产生RADAR数据的线性调频波形（chirp waveform），其作为实现本发明 的一种可能波形。X轴表示样本数量，而Y轴表示振幅的测量值，如电压的测量值。一个“线 性调频波形”是指其频率会随着时间升高或者降低的波形，也可以称为“扫描信号”。在图3 中，产生的线性调频波形与脉冲信号波形相一致，但具有降低了的峰值平均比，这样更多的 增幅可以应用到其中，在本发明的实施例中，增幅应用在接收器上，此使得可以有效地利用 有效位数。这个具体的实例就将动态范围增加了1.0比特（6.02分贝）。

最大效率要求的最小采样率至少是RADAR响应的相干带宽频率的两倍。这意味着在（且 仅在）ＧＰＲ常规工作时的最高频率下，需要大概为4GS/S的采样率才能完全回收有效能量。 度量单位“GS/S＂是指千兆每秒。这样的采样率可以通过现成的单片技术达到，但也出现了 三个问题：1）在这些采样率上很难获得必需的分辨率（有效位的数量），2）成本很高，以 及3）电能消耗的增加与获益不成正比。

对于第一个问题，在本发明的具体实施中，通过增加脉冲重复频率（PRF）并同时按比例 地降低每个脉冲信号的发射能量，实现对动态范围的扩展。本方案结合细粒度传输时间抖动， 依照管理美国无线电广播的FCC（联邦通信委员会）标准产生相同的发射输出，但在多个周 期上划分发射能量。一个典型的接收时间范围为大约10纳秒，而发射时间间隔大约为10微 秒（约为1000倍）。同样的，将发送脉冲分隔成1000个小脉冲也是可能的。如果采用高速采 样器对这个波形连续采样1000次，动态范围就会增加30dB。因此，利用低噪声放大器克服 采样器噪声变得非常实用，因其中波形幅值小30dB。再次参考图3，在本发明的具体实施 例中，根据降低的动态范围的需要而利用线性调频波形，实现了进一步的改进。这个具体的 图样有10纳秒长，并提供了脉冲上一个比特（6.02dB）的增强，但是更长的序列可能提供更 大的改进。对于一个100KHz的PRF，具有一个使动态范围的扩大几个比特的10uS序列是可 能的。

尽管市场上最快的单片设备难以避免成本和电流消耗的问题，在全RADAR响应依然是欠 采样的情况下实现在插值模式下的运行还是可能的，但需运行在远远高于每发射脉冲（假定 是全功率脉冲）一个样本的速度上。这个方法保留了线性采样的大部分优势，同时大大放松 了对ADC的要求。

图4显示了实现本发明的三个不同采样模式的模拟GPR响应。图中，发射周期的数量相 同，在10纳秒的时间范围内采样时间间隔为50ps(微微秒)。所述模拟采样模式分别是等效 时间采样（每个发射周期采样一次）、线性采样以及平均化采样（来自所有发射周期的采样数 据一起取平均值）。这可利用高速率欠采样（1：13抽样）实现。此图在X轴上显示时间，以 秒为单位，在Y轴上显示幅值（如电压值），基于此图可以看出线性采样产生的噪声最少。与 之对应的，等效时间采样产生了最多的噪声。本发明所采用的高速率欠采样和总体平均值的 采样方式是线性采样和等效时间采样的结合。在等效时间采样中，每次发射都会进行一次测 量，鉴于发射速率很高，它的采样速率也很高。在本发明要求保护的技术中，波形从数个插 值的线性采样序列中构成，所述序列代表的速率与单个高速序列的速率相同。这种采样方法 的优势在于易于实施，降低了能量消耗，以及单位时间内减少了处理需求。

图5显示了应用在本发明的具体实施例中的，一定抽样因子范围内的一些改进的仿真结 果（每个点实验10次），其中线性采样抽样因子大于1，但小于所述应用此技术的图表的范 围内的采样点的总数。所显示的改进是一系列的采样因子在等效时间采样（ETS）上的改进。 注意当采样速率大于奈奎斯特速率时，降噪效果就不会再有改进。此仿真被配置为，使得线 性采样的抽样因子在从1(即无采样)到50的范围内变化。线性采样间隔设置成50ps（微微秒）， 相当于20Gs/s（千兆-样本每秒），雷达反射的奈奎斯特速率以及噪声大约为5Gs/s。50的 抽样因子对应40Ms/s（兆-样本每秒）的采样速率。

图5显示了应用在本发明的实施例中的，通过增加采样速率获得的等效时间采样的改进 结果。很明显的一点是，对于这一特例，当大于奈奎斯特速率时，继续增加采样速率在均方 误差（MSE）方面几乎没有体现出优势。最后，考虑到物理位数（没有位插值也不考虑ENOB(有 效位数)）与MSE之间的关系。在这个特定的仿真中，最大电平相当于+/-1，RMS噪声为2mV.

图6显示在位数改变时，不同采样速率的均方误差的结果。曲线61是20Gs/s（20千兆 -样本每秒）上1：1的比率，曲线62是5Gs/s上1：4的比率，曲线63是2Gs/s上1：10 的比率，曲线64是1.5Gs/s上1：13的比率，曲线65是1Gs/s上1：20的比率，曲线66 是570Ms/s(兆-样本每秒)上1：35的比率，以及曲线67是400Ms/s上1：50的比率。所述 比率代表交叉因子。例如，曲线64的1：13的比率要求一个周期内有13个发射脉冲以构成 一个合成的波形。明显的是，在这种情况下，不超过8位的分辨率是有帮助的。

图7示出了用于实现本发明的高速插值和累加RADAR系统的硬件构成图。如图7所示， 通过使用接收器74和高速ADC（模数转换器）71结合触发逻辑器（如FPGA72）和可编程延 迟发生器而实现高速插值采样GPR。FPGA（现场可编程门阵列）72或者其它触发逻辑器产生 一系列随机抖动的触发脉冲。触发器76是一个基于时钟脉冲边缘（在固定时间间隔上接收的 脉冲）触发其输出的设备。这消除了FPGA的不确定性。同步控制一个可变的延迟发生器（或 “微变器”）生成分数时序。所述脉冲的时间均是随机抖动的，插值相位也是混排的，这样可 以避免在发射的RADAR信号中产生离散的光谱线。混排是一种可以产生细粒度发射时间抖动 的机制。主时钟和数据时钟在经过一个脉冲或者任意波形发射器77后用于计时。

ADC71产生连续的RADAR样本流，其值在某些时间间隔上隔开，采样速率可以大于或者 小于奈奎斯特速率。然而，ADC采用内部采样器这一点是关键，所述采样器的跟踪与保持带 宽大于给出的RADAR测量方案的奈奎斯特速率。然后这此样本流被存储到FPGA内适当的内存 位置（或者其它含有内存存储单元的设备）上。发出一个或多个发射脉冲，以此组成RADAR 波形。有用的插值率具有从无插值（一个完整的波形仅仅由一个发射脉冲组成）到32倍的范 围。孔径滤波器75用于重建波形。

在一个异常高的速率下完全地获取RADAR波形，此速率远超过一般探地雷达应用所需速 率；雷达反射波形具有相对于收集此测量值所用速率而言很高的相干时间（也就是说，它变 化的很慢）。因此，重复此测量10次、100次甚至上千次，然后进行均化或者累加，进而降 低噪声的影响。与传统ETS系统相比，均值或者累加操作消耗时间大致一样，但在降噪方面 却远远优与前者。

插值比决定了产生一个周期的测量波形需要的发射周期的数量。尽管事实是,越高的插值 比意味着在给定的时间内均化的结果数会越少，但是仍然可以得到更高的采样密度结果，合 适的孔径过滤可以产生同样的SNR（信噪比）。即使ADC的原生采样率已经高于奈奎斯特速率, 仍然希望系统能够工作在一个比较大的插值比上，并且依赖于孔径滤波器提供噪声均化，因 为这样做可以消除其它系统伪像，如微小的时间误差。

本发明的另一个特征在于，来自ADC的样本通过一种最小化常规ADC中常有的样本增益、 相位及DC误差的模式进行累加。这个问题的存在是因为很多ADC是由并行的子核心组成（即 使单片设备也是这样），这些单独的核心不是完全匹配的。尽管这些设备在其他方面的应用（如 宽带数据通信）中是可以接受的，但是对于GPR系统来说，由于累加和/或均化而造成的大动 态范围，核心交错误差成为一个问题。本发明通过控制可变延迟生成器和内存累加位置，使 测量波形的每一个样本都由来自每一ADC的子核心的相同数量的代表构成，从而解决上述问 题。

图8描绘了本发明的一个具体实施例中的一个示例性采样图样，其中交错比为8，构成 的ADC含有两个核心。利用16个微变相位将波形累加成一个有效的、8倍于ADC原生采样率 的采样率，但是每一样本均包含着两个ADC次核心相等数量的贡献。微变相位0在图的部分 80中得到表示，微变相位1在图的部分81中得到表示，微变相位8在图的部分82中得到表 示，微变相位15在图的部分83中得到表示。在每个相位上，从ADC核心86输出的数据会被 填充入内存位置88中，以在本例中为8倍延迟中的每一个提供一个完整的波形。因此，在 对应微变相位0的部分80中，8位的首位被填充。在对应微变相位1的部分81中，第二位 被填充，依此类推，然而，如前所述，下一个被填充的位在每次迭代中发生改变，从而降低 测量设备造成的错误。

图9A显示了利用本发明所公开方法的测量结果。图9B显示了利用现有技术方法的测试 结果。图9A所示数据是通过使用14-bit500Ms/S(兆-样本每秒)双核ADC获取的,并通过使 用400MHz的GPR天线结构实现。然后与采样率为200KHz（一个样本每个发射脉冲）的现有 ETS设备进行对比。经过128nS的测量时间范围，高速插值采样器每个发射脉冲收集32个样 本数据，然后每一个测量波型被平均化611次。对高速插值采样器和常规ETS天线来说，收 集完整的测量值的耗时大小均为10ms，而且辐射发射器的功率是相同的。图9A显示了一个 高速插值采样器，而图9B描述了ETS结果。顶部的一组测量是在目标丰富的环境下进行的， 底部则是在目标较少的松散土壤中进行的。可以看出，在ETS例子中，较深的目标被噪声掩 盖，但是在9A中，即使在更宽的时间范围内，高速插值采样结果中几乎没有噪声存在。

图10显示了在本发明的实施例中，用于产生累加结果的设备的框图。接收器100具有接 收天线102，所述接收天线带有采样设备/模数转换器（ADC）110的多个内核。如图所示，存 在1、2一直到n个核心（任意合理的有限数量的核心）。从ADC采样器110中电性发出数据 流，所述数据流被处理器分类并存储，如块120所示。控制逻辑器（如FPGA）140对分类与 存储120以及可变延迟164进行控制。处理器的分类和存储基于与发射脉冲的时序关系，而 采样器/ADC的时序保持不变。通过此种方式，不必对现有ADC进行改造，这样可以利用较低 的成本去获得更精密的设备，然而即便是实现了此任务，对于ADC核心，如所知的那样，在 使用多个并行核心时，每个核心还是会具有独有的误差。多核ADC的使用会产生伪影。

通过提供可变延迟来同步调整存储模式120以及发射器150的发射天线152的发射器延 迟进而改变ADC110的ADC核心相对于波形的相位，其中可通过具有控制逻辑器140的处理器 提供可变延迟，所述控制逻辑140确定所述延迟和分类/存储，如块164所示。然而，波形本 身并没有改变。图中还显示了一个周期性触发器162，其在固定时钟周期上触发可变延迟164。 采样时钟130测量时钟周期并确定使用ADC110中的哪一个ADC核心，这样可变延迟164可 通过改变发射脉冲时间对于每个发射脉冲改变ADC110的核心顺序。发射脉冲时间根据可变 延迟164发生变化，而可变延迟164决定脉冲何时由发射脉冲生成器166产生。

图11显示了在本发明的具体实施例中，合成波形采样的图表。发射器波形150显示在图 表顶部，其具有规则的发射脉冲。而接收波形100由ADC的两个核心进行测量，这里用A和 B进行标注，每个字母代表一个核心。采样器在采样周期202上连续工作，并且在两个核心 间进行切换。接收的样本被分类到合适的容器中，如图10所述。利用多个不同的延迟多次触 发发射器，如此以随机或者伪随机的顺序对延迟量进行混排，从而避免了引入重复混排次序 中固有的误差。也就是说，所述混排具有随机的时间抖动（或者伪随机时间抖动），因此所述 混排不是周期性的。

每一组混排的接收信号被合并到一起，那些在周期210期间在接收波形100内接收的信 号形成了第一合成波形，那些在周期220期间接收到的信号形成了第二合成波形，那些在周 期230期间接收到的信号又形成了第三合成波形。此过程重复多次以获得合适的结果。如图 10所示，对交叉结果122进行求和124以生成累加结果126。

图12显示了在本发明的一个实施例中，合成交叉波形和样本误差图形的示意图。合成交 叉波形300与因使用多个ADC核心而产生的误差图形305并列显示。如上描述，通过交叉多 个合成波形（不同亮度的圆圈表示不同的采样相位）合成所述波形。既然采样器本身是由多 个并行核心（轮流，如循环的方式）构成的，则分类后存储的数据含有与交叉模式相关的伪 影图形。然而，由于每一通过变化的（随机或者伪随机）时间延迟从样本上取得的采样时间 被累加，来自单个核心的误差被波型的合并所消除。

图13显示了在本发明的一个实施例中，在没有移动采样数据时，伪影图形的移位。发射 波形中插入了额外的整数时间延迟。在点320处，接收的额外样本中断了ADC核心的伪影图 形。一旦如此，在存储进入的数据流时必须考虑这些额外的样本。合成的采样数据保持与接 收额外的样本之前的数据一致（再次，只修改接收器时间延迟，而不是发射器或者ADC），产 生了相同的合成采样数据，尽管ADC的核心已经被切换。

图14显示了在本发明的具体实施例中，插值波形的累加。因为ADC核心通过插入样本（通 过改变接收器时间延迟）进行移位，因此可以获取至少两种图形。在这里，第一ADC核心图 形300连同ADC变化305得以显示，第二ADC核图形310连同移位变化315得以显示，所述 ADC变化源自每个ADC核心的固有误差。累加的合成波形320基于核心图形300和310使用 基于每一ADC核心的抵消了的变化进行交叉，所述抵消的变化如合成的变量325所示。出于 简化的目的，在这里只显示了两个核心的组合，但是在本发明的具体实施例中，可以使用任 意数量的核心以及相应数量的引入样本，从而消除每个ADC核心上的误差。

图15显示一个可用于实现本发明的测量设备的概要框图。测量设备700包括用来控制电 脑整体运行的处理器750，此处理器执行测量设备完成这些运行的程序指令。测量设备的程 序指令存储在存储设备720（例如磁盘、闪存盘、数据库）中，在需要执行测量设备的程序 指令时，所述程序指令会被加载到内存730中。因此，测试设备的运行由存储在内存730和/ 或存储器720中的测试设备程序指令决定，而测试设备由执行测试设备的程序指令的处理器 所控制。测试设备700也包括一个或者多个输入网络接口，以通过网络（即因特网）与其它 设备进行通信。测试设备700还包括一个或者多个用于与其他设备通信的输出网络接口710。 测试设备700还会包括输入/输出表现设备740，实现与电脑700（即显示器、键盘、鼠标、 扬声器、按钮等）的用户交互。本领域的技术人员应当认识到，实际测量设备的实施同时还 会包括包括其它的组件，图10中就呈现了这样一个测量设备的一些组件，出于说明的目的。 本领域的技术人员还应当认识到，图1到图9描述的方法与设备会可能会在一个设备上实施， 如图10所示。

以上参照具体实施例对本发明进行了具体说明，具有本领域普通技术能力的人员在不违 背本发明的精神和范围的前提下可以做出形式和细节上的改动。以上所描述的具体实施例在 各个方面上都应被认为是描述性而非限制性的。所有在本发明权利要求书等同思想和范围内 的改变都落在本发明的保护范围之内。任何上文所描述的方法、系统和设备的组合都是可以 预见的，并且落入本发明的保护范围之内。