利用单电荷技术测量SONOS存储器中局域电荷分布的方法

技术领域

本发明涉及SONOS存储器中存储电荷分布的测量方法，尤其是利用单电荷技术测量纳米尺寸下SONOS存储器中局域电荷在存储层中沿沟道方向的分布。

背景技术

如今，非挥发性存储器（flash）广泛的应用于数码相机、移动电话和笔记本电脑等各类电子产品中。高容量、低成本的flash存储器已经成为市场的迫切需求。传统flash存储器采用多晶硅薄膜浮栅结构,其局限主要与器件隧穿介质层的厚度有关:一方面要求隧穿介质层比较薄,以实现快速有效的P/E操作,另一方面要求具10年以上的数据保持性能。

SONOS(Poly-Si/SiO₂/Si₃N₄/SiO₂/Si)结构的非挥发性存储器是以Si₃N₄层中的电荷陷阱作为电荷存储介质,在一定程度上减小了隧穿介质层的厚度。采用一种改进的NOR架构实现高密度的存储阵列。这种SONOS存储器单元可以利用沟道热电子注入编程机制与带-带隧穿热空穴注入擦除机制，将电荷局部存储在源/漏结上方的存储层中，实现了每单元多位和多值存储，具有高存储密度，低成本和快速随机读取等优点。但是，随着器件尺寸的缩小，编程过程中注入的电子和擦除过程中注入的空穴范围不匹配，导致电子不能完全被擦除，从而使器件耐受性严重退化。解决这一问题首先要利用相关技术表征电荷和界面态分布。

传统的电荷分布和界面态表征技术有以下几种。

最常用的是电荷泵电流技术。在栅加幅值递增的梯形CP脉冲，衬底接地，源极和漏极一端浮空，另一端测量电流I_CP。在脉冲电压的作用下，器件在积累状态和反型状态之间转换。由积累状态转换到反型状态时，界面态被来自衬底的反型层电子填满；由反型状态转换回积累状态时，界面态俘获的电子流向源极或漏极，形成I_cp。I_cp是由栅极边缘到沟道中的X位置之间的有效区域内的界面态贡献。由于I_cp和有效区域长度呈线性关系，因此可以得到I_cp与沟道位置X的对应关系。当存储层俘获电荷变化，会引起I_cp-V_h曲线局部偏移，因此通过SONOS存储器操作前后I_cp-V_h的变化分析储层电荷横向分布。同一个I_cp下操作前后的V_h变化量ΔV_h乘以氧化层电容C_OX得到电荷量Q,电荷量Q即为该I_cp对应的沟道位置X上方存储层中的电荷。

该方法要求原始器件中，界面态均匀分布；而且没有考虑到短沟道所带来的的影响。基于以上的局限性，电荷泵方法并不能精确表征小尺寸SONOS存储器中存储层电荷的横向分布。

此外还有亚阈值斜率表征技术。用三角近似的耗尽区来考虑电荷共享效应。从而得到栅极电压与表面势的关系。将亚阈值斜率表示为界面态等效电容的函数。测量亚阈值电流和亚阈值电压即可表征俘获电子的横向分布。

随着工艺尺寸的缩小，亚阈值斜率表征所建立的等效模型逐渐失效，而且亚阈值电流和亚阈值电压随器件尺寸缩小所变得难以测量。

器件尺寸减小造成的SONOS存储器耐受性退化愈发严重。寻找一种可以精确探测到小尺寸SONOS存储器电荷分布情况探测方法称为当务之急。

发明内容

本发明的目的在于：针对SONOS存储器，提出一种利用单电荷技术定量表征存储器中的电荷分布。利用单个电荷在氮化物存储层中对阈值电压影响的特征，表征出任意存储情况下存储电荷的横向分布情况。

本发明的技术方案：利用单电荷技术测量SONOS存储器中局域电荷分布的方法，其特征为如下步骤：

S1：选取一个未注入过电荷的SONOS存储器，改变源漏电压V_DS的大小，测量不同V_DS下的阈值电压V_TH，得到V_TH随V_DS变化的分布；

S2：通过低压电荷注入过程将单电荷注入到SONOS存储器的氮化物存储层中；在此过程中通过观察亚阈值电流或线性区漏电流I_d的瞬态变化；

单电荷注入引起的漏电流变化ΔI_e由以下公式求得。

$>\Delta V_{\mathrm{TH}}=\frac{q}{C_G}=\frac{q·(t_{\mathrm{block}}+\frac{{ϵ}_{{\mathrm{SiO}}_2}}{{ϵ}_{{\mathrm{Si}}_3{N}_4}}+t_{{\mathrm{Si}}_3{N}_4})}{{ϵ}_0·{ϵ}_{{\mathrm{SiO}}_2}·L·W}---\left(1\right)$>

$>\Delta I_B=\frac{\Delta V_{\mathrm{TH}}}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}{I}_d---\left(2\right)$>

t_block:阻挡氧化层厚度

t_Si3N4:氮化硅存储层厚度

W:沟道宽度

L:沟道长度

ε_SiO2:二氧化硅的介电常数

ε_Si3N4:氮化硅的介电常数

V_GS:栅极和源极的电势差

观察到的漏电流出现台阶型变化，同时台阶大小接近计算出的ΔI_e；则可确定有且只有一个电荷注入到氮化物存储层中；

S3：注入单电荷的SONOS存储器，先将源极接地，漏极接正电压，得到V_TH在V_DS>0时随V_DS的分布；再将漏极接地，源极电压逐渐升高得到V_TH在V_DS<0时的随V_DS的分布；将两者合并得到V_TH随V_DS变化；

S4:将上述相邻两次单电荷注入过程之后所测得的相同V_DS对应的V_TH相减，得到单个电荷注入引起的阈值电压改变量ΔV_TH随V_DS的分布ΔV_TH(V_DS)_e；

S5：利用漏致势垒降低DIBL效应的公式,得到V_DS和沟道中表面势峰值所在位置X之间的关系式：

V_DS（X）式中X表示不同源极电压下电势峰值在沟道对应的位置，L为沟道长度，V_DS为源漏端电压，V_bi为内建电场高度，l为有效长度，V_SL=V_G-V_TH；

将V_DS(X)代入S4中的ΔV_TH(V_DS)_e能得到单电荷注入引起的ΔV_TH随X的分布ΔV_TH(X)_e;

S6：通过上述变换，发现每一次单电子注入得到的ΔV_TH随X分布都近似符合高斯分布函数

其中，A代表高斯分布的强度、X₀代表高斯分布的中心位置、w代表高斯函数的半峰宽；通过多次重复实验，统计出单电子的A、X₀、w和高斯分布；

S7:测量经过编程擦除操作之后该SONOS存储器的V_TH随V_DS变化分布V_TH(V_DS)’；两者相减得到不同V_DS对应的阈值电压差ΔV_TH(V_DS)；并利用步骤S5中的方法转化为阈值电压随表面势峰值位置X的分布ΔV_TH(X)；

S8：选取适量的采样点X_i将ΔV_TH(X)转化为多个采样点X_i处一定电子注入引起的阈值电压变化之和

$>\Delta V_{\mathrm{TH}}\left(X\right)={\Sigma }_{i=1}^K{N}_i·\{A·\exp [-\frac{2{(X-X_i)}^2}{w^2}\left]\right\}---\left(5\right)$>

每一个X_i对应的权重N_i可表示存储层中该位置的电荷数；通过这些X_i、N_i最终得到存储层中电荷沿沟道方向的数量分布。

进一步的，S2）中，采用了低压电荷注入过程；低压电荷注入包括：低压沟道热电子注入(Channel Hot Electron Injection,CHEI)方法注入电子、低压带-带隧穿（Band-to-BandTunneling,BTBT）方法注入空穴、低压FN隧穿方法注入电子或空穴。可以根据需要选择其中一种低压电荷注入方式。相比传统的电荷注入过程，低压电荷注入过程降低了操作电压，减少了电荷注入的几率。当使用合适的操作条件时，SONOS存储器有非常大的几率在操作时间内保持有且只有1个电荷注入的状态。

S2）中，每次注入过程结束之后，观察漏极电流I_d变化。改变栅极、漏极和源极电压，使器件工作在线性区，读取漏极电流I_d；单电荷注入引起的阈值电压改变ΔV_TH和漏电流的变化量ΔI_e可以通过公式计算得到；代入单个电荷的电量以及SONOS存储器的参数，能计算出单电子注入引起的I_d变化。观察I_d变化：若I_d无明显变化，表明之前的低压电荷注入过程内没有电子注入；若I_d的变化远大于ΔI_e，表明之前的一个低压电荷注入过程注入了多个电荷；若I_d的变化接近ΔI_e，表明之前的低压电荷注入过程中有且只有一个电子注入存储层；在此过程中，噪声影响远小于ΔI_e；因此能准确地判断之前的一个低压电荷注入过程是单电荷注入。

S3）中每得到一次单电子注入状态，测量阈值V_TH与V_DS之间的关系。先将源极接地，漏极电压由0.05V逐渐升高到1V，每变化0.05V测量一次阈值电压，得到一组V_TH在V_DS>0时的分布V_TH(V_DS)。再将漏极接地，源极电压由0.05V逐渐升高到1V，每变化0.05V测量一次阈值电压。得到V_TH在V_DS<0时的分布V_TH(V_DS)。将它们整合得到V_TH随V_DS变化的分布V_TH(V_DS)。

S5）中是利用DIBL效应将ΔV_TH随V_DS的分布，转换为ΔV_TH随X的分布。在DIBL效应下，沟道表面势垒的峰值位置会随着V_DS变化。当表面势的峰运动到注入电荷下端时，电荷对势垒的影响最大，对阈值电压的影响最大。由DIBL效应中V_DS与表面势峰值位置X的关系结合上面得到的V_DS与ΔV_TH的关系可以得到ΔV_TH对X的分布。将DIBL效应的公式V_DS(X)代入步骤3）中的结果ΔV_TH(V_DS)_e，即可得ΔV_TH随X的分布ΔV_TH(X)_e。每一次单电荷注入得到的ΔV_TH随X分布ΔV_TH(X)_e都符合高斯分布。

S8）中，多次注入后的阈值电压改变量ΔV_TH(X)能看作多个电荷注入所引起的ΔV_TH(X)_e之和。选取适量的采样点X_i将ΔV_TH(X)转化为每个采样点X_i处的多个电荷注入引起的阈值电压变化的函数ΔV_TH(X_i)_e之和。每一个X_i对应的权重N_i可表示存储层中该位置的电荷数。通过这些X_i、N_i得到存储层中电荷沿沟道方向的数量分布。取样点X_i的密度可以根据需要选取。X_i的数量越多，最后得到的分布结果越精确。可以根据具体情况选择采样点X_i的数量和位置。

本发明的有益效果：本发明与现有技术相比，其显著优点：通过利用单电荷分布的特征得到整个存储层电荷的精确分布。尤其是在小尺寸SONOS存储器中，可以通过研究横向的电荷分布，观察电子和空穴注入的匹配程度。同时该技术还能观察反复编程多次以后的残余电子分布，对器件寿命进行分析和比较。

附图说明

图1是SONOS存储器的结构，以及在低压沟道热电子注入（low voltage channel hotelectron injection,LW-CHEI）过程和读取漏极电流过程中源极、漏极和栅极加电压的情况：t1阶段为低压CHE过程，V_G=3.8V，V_D=2.9V，V_S=0V，持续时间为1μs。t2阶段为读取漏电流过程，V_G=5V，V_D=0V，V_S=0.5V。

图2是漏电流I_d随低压CHE注入次数的变化。其中台阶型变化台阶的大小即为电子注入引起的漏电流变化。

图3是DIBL效应示意图。在短沟道器件中，漏极与沟道交接处的势垒和源极与沟道交接处的势垒不再相互独立。在沟道足够短时，沟道表面势垒将形成一个峰值。漏极电压的增加将减小势垒峰值的高度，从而使阈值电压减小。这个效应称为漏极感应势垒降低（DIBL，Drain-InductionBarrierLowering）。

图4是单个电子注入后ΔV_TH和V_DS之间的关系

图5是单电子注入后ΔV_TH与X分布符合高斯分布函数

图6是12个单电子注入得到高斯分布函数中高斯分布的强度A和半峰宽W及中心位置X的统计结果

图7（a）是CHE编程过程引起的ΔV_TH；(b)是电子在存储层中沿沟道方向的分布结果。

图8是本发明的流程图。

具体实施方式

选取一批型号相同的SONOS存储器。本发明以宽长为90nm*90nm的存储器为例。

首先选取一个未注入过电荷的存储器，改变源漏电压V_DS的大小，测量不同V_DS下的阈值电压V_TH，得到V_TH随V_DS变化的分布V_TH(V_DS)₀。

然后用低压沟道热电子注入(Channel Hot Electron Injection,CHEI)方法进行单电子注入。传统的CHE过程使用的V_G和V_DS较大，在很短的时间内将有大量的电子注入到氮化物存储层中。与传统CHE不同，低压CHEI过程降低了V_G和V_DS，减少了电子注入的几率，使得出现单电子注入存储层。经过若干次试验，得到该型号SONOS存储器的最佳低压CHE过程操作条件，如图1所示。图中的t1时间段为低压CHE注入过程。该过程中V_G=3.8V，V_D=2.9V，V_S=0V，持续时间为1μs。

注入过程结束之后，改变栅极、漏极和源极电压V_G=5V，V_D=0V，V_S=0.5V使器件工作在线性区，读取漏极电流I_d。电子注入引起的阈值电压改变ΔV_TH如公式（1）所示。ΔV_TH和ΔI_e的关系，如公式（2）所示。代入单个电子的电量以及该SONOS存储器的参数，计算出单电子注入引起的I_d变化ΔI_e等于0.08μA。观察I_d变化，如图2所示：若I_d无明显变化，表明之前的低压CHE过程内没有电子注入。若I_d的变化远大于ΔI_e，表明之前的一个低压CHE过程注入了多个电子。若I_d的变化接近ΔI_e，表明之前的低压CHE过程中有且只有一个电子注入存储层。由图2可知，在此过程中，噪声影响远小于ΔI_e。重复低压CHE注入过程t1和读取漏端电压过程t2，得到若干单电子注入的状态。

每得到一次单电子注入状态，测量SONOS存储器的阈值电压随V_DS变化。先将源极接地，漏极接正电压在0.05～1V之间以0.05V为一个间隔测量一次阈值电压，得到V_TH在V_DS>0时的分布V_TH(V_DS)。再将漏极接地，源极电压同样由0.05V逐渐升高到1V，得到V_TH在V_DS<0时的分布V_TH(V_DS)。将两个函数整合得到V_TH随V_DS变化的分布V_TH(V_DS)。

将单电荷注入前后所测得的V_TH(V_DS)相减，得到单个电荷注入引起的阈值电压改变量ΔV_TH随V_DS的分布V_TH(V_DS)_e，结果如图3所示。

为了将上述测量到的结果与单电子在沟道上方的横向分布建立联系，可以利用DIBL效应得到每个单电子在沟道中的具体位置。在DIBL效应下，沟道表面势垒的峰值位置会随着V_DS变化，如图4所示。当表面势的峰运动到注入电荷的下端时，电荷对势垒的影响最大，对阈值电压的影响最大。因此，可以将公式（3）所示的V_DS(X)代ΔV_TH(V_DS)_e，得到阈值电压变化ΔV_TH与沟道位置X的分布ΔV_TH(X)_e，如图5所示。

通过上述变化，可以发现每一次单电子注入得到的ΔV_TH随X分布都近似符合高斯分布函数（图中实线）如公式4所示。其中，A代表高斯分布的强度、X₀代表高斯分布的中心位置、W代表高斯函数的半峰宽。这些参数都可以由实验测得。如图6所示，对12次单电子注入的结果进行统计，A和W分别为15mV和42nm。

选取一个未注入过电荷的存储器，利用普通的操作方式进行若干次编程和擦除操作。然后测量经过编程擦除操作之后该SONOS存储器的V_TH随V_DS变化分布V_TH(V_DS)’。将V_TH(V_DS)’减去之前测得的V_TH(V_DS)₀得到不同V_DS对应的阈值电压差ΔV_TH(V_DS)。并利用公式（3）转化为阈值电压随表面势峰值位置X的分布ΔV_TH(X)。

多次注入后的阈值电压改变量ΔV_TH(X)可以看作单个电子注入所引起的ΔV_TH(X)_e之和。选取适量的采样点X_i将ΔV_TH(X)转化为多个采样点X_i处一定量的电子注入引起的阈值电压变化ΔV_TH(X_i)_e之和，如公式5所示。每一个X_i对应的权重N_i可表示存储层中该位置的电荷数。通过这些X_i、N_i得到存储层中电荷沿沟道方向的数量分布。

利用该方法可以研究SONOS存储器的CHE机制电子注入编程过程和BTBT机制空穴注入擦除过程以后的电子、空穴分布情况。如图7(a)所示，通过测量可以得到在空白的存储器上进行的CHE编程之后（V_G=8V,V_D=4V,t=1us）不同V_DS下的ΔV_TH的分布。在沟道方向上选取的9个取样点X_i，将ΔV_TH看成X_i位置上的N_i个电子作用之和，可以得到每个X_i对应的N_i（7(b)图），即为电子在该SONOS的存储层中沿沟道方向的分布。可以明显的看到电子在沟道中心位置有一定的堆积。亦反映在空白的存储器上进行的BTBT擦除之后(V_G=-4V,V_D=8V,t=300us)得到的（a）不同V_DS下的ΔV_TH的分布以及（b）空穴在SONOS的存储层中沿沟道方向的分布。可以明显的观察到漏极附近有较大的空穴密度。对比可知，这两个过程所产生的电子和空穴分布是不匹配的。在多次编程擦除循环后，不匹配部分的电子空穴将产生堆积。图8是本发明的流程图。ΔI_e：单个电荷引起的漏电流变化。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。