首页> 中国专利> 基于三值逻辑运算器的MSD并行加法器及其构造方法

基于三值逻辑运算器的MSD并行加法器及其构造方法

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明提供了一种基于三值逻辑运算器的MSD并行加法器的构造方法，采用符合MSD加法充分条件的5个三值逻辑运算器构造MSD并行加法器。在排列三值逻辑运算器时：可采用如下任意方法：每次将n位的三值运算器重构成一种三值逻辑运算器，经过5次重构实现；每次在n位的三值运算器上重构出输入相同的两个三值逻辑运算器，经过3次重构实现；在n位的三值运算器上同时重构出5个三值逻辑运算器，经过1次重构实现；用不可重构的各相应三值逻辑运算器取代上述重构过程；各三值逻辑运算器通过存储器传递中间数据，或将前一级三值逻辑运算器的输出端直接连接下一级三值逻辑运算器的输入端来传递中间数据。同时提供了一种基于三值逻辑运算器的MSD并行加法器。

著录项

公开/公告号CN110837354A

专利类型发明专利
公开/公告日2020-02-25

原文格式PDF
申请/专利权人上海大学;
展开▼

申请/专利号CN201911066871.2
发明设计人金翊;沈云付;欧阳山;彭俊杰;张俊杰;王宏健;
展开▼

申请日2019-11-04
分类号
代理机构上海恒慧知识产权代理事务所(特殊普通合伙);
代理人张宁展
地址 200444 上海市宝山区上大路99号
入库时间 2023-12-17 06:30:17

法律信息

法律状态公告日

法律状态信息

法律状态
2020-03-20

实质审查的生效 IPC(主分类):G06F7/505 申请日:20191104

实质审查的生效
2020-02-25

公开

公开

相似文献

专利
中文文献
外文文献

1. 基于三值逻辑运算器的MSD并行加法器及其构造方法 [P] . 中国专利： CN110837354A . 2020-02-25
2. 一种基于阈值型忆阻器的三值逻辑电路 [P] . 中国专利： CN113098491A . 2021-07-09
3. 3-valued logic system logic circuit design apparatus, three-valued logic system logic circuit design method, and, three-valued logic system logic circuit design program [P] . 日本专利： JP4040038B2 . 2008-01-30

机译：三值逻辑系统逻辑电路设计装置，三值逻辑系统逻辑电路设计方法以及三值逻辑系统逻辑电路设计程序
4. THREE-VALUED LOGIC SYSTEM LOGIC CIRCUIT DESIGNING APPARATUS, THREE-VALUED LOGIC SYSTEM LOGIC CIRCUIT DESIGNING METHOD, AND THREE-VALUED LOGIC SYSTEM LOGIC CIRCUIT DESIGNING PROGRAM [P] . 日本专利： JP2006113695A . 2006-04-27

机译：三值逻辑系统逻辑电路设计装置，三值逻辑系统逻辑电路设计方法和三值逻辑系统逻辑电路设计程序
5. MSDS created providing system, MSDS provides methods and MSDS provides program [P] . 日本专利： JP5223316B2 . 2013-06-26

机译：创建了MSDS提供系统，MSDS提供方法和MSDS提供程序