首页> 中国专利> 一种应用于SAR ADC的单相时钟高速低功耗动态比较器

一种应用于SAR ADC的单相时钟高速低功耗动态比较器

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明公开了一种应用于逐次逼近型模数转换器(SAR ADC)的单相时钟高速低功耗动态比较器，包括第一级无尾电流管预放大电路、第二级正反馈锁存电路。预放大电路去除了尾电流管，避免了尾电流管的存在导致的输入管的过驱动电压的下降，并且可以使得垂直方向上的级联结构能有更大的电压裕度，提升了第一级预放大电路的放电速度，之后根据预放大电路输出节点的电压差在第二级进行锁存，在不影响比较器功能的前提下降低了比较器的功耗，从而应用在高速SAR ADC中。相较于传统的两级比较器，本发明在相同的功耗下可以实现更快的比较速度。

著录项

公开/公告号CN111446966A

专利类型发明专利
公开/公告日2020-07-24

原文格式PDF
申请/专利权人东南大学;
展开▼

申请/专利号CN202010372487.1
发明设计人吴建辉;陶志根;阚佳慧;李红;
展开▼

申请日2020-05-06
分类号
代理机构南京经纬专利商标代理有限公司;
代理人刘莎
地址 210096 江苏省南京市四牌楼2号
入库时间 2023-12-17 11:03:07

法律信息

法律状态公告日

法律状态信息

法律状态
2020-08-18

实质审查的生效 IPC(主分类):H03M1/38 申请日:20200506

实质审查的生效
2020-07-24

公开

公开

相似文献

专利
中文文献
外文文献

1. 一种应用于SAR ADC的单相时钟高速低功耗动态比较器 [P] . 中国专利： CN111446966A . 2020-07-24
2. 一种低电源电压下低失调低功耗的高速动态比较器 [P] . 中国专利： CN108768351B . 2022.02.08
3. High-speed logic embodied differential dynamic CMOS true single phase clock latches and flip-flops with single transistor clock latches [P] . 美国专利： US6069495A . 2000-05-30

机译：高速逻辑实现的差分动态CMOS真单相时钟锁存器和带单晶体管时钟锁存器的触发器
4. High-speed low-power-consumption dynamic comparator [P] . 美国专利： US10666243B2 . 2020-05-26

机译：高速低功耗动态比较器
5. HIGH-SPEED LOW-POWER-CONSUMPTION DYNAMIC COMPARATOR [P] . 美国专利： US2019334514A1 . 2019-10-31

机译：高速低功耗动态比较器