视频信号消隐期间叠加字符码的字符显示电路和装置

本发明涉及具有通过在视频信号上叠加一个字符码来显示一个字符功能的字符显示电路和用于字符显示的方法，更具体地说，涉及具有产生以视频信号的垂直和水平信号为基准的字符显示定时信号的功能和产生作为字符显示定时信号部分的字符码的功能的字符显示电路和方法，所述字符码与/VBI（视频消隐周期）码格式一致，而VBI码格式则用来通过在视频信号消隐期间叠加字符码进行预定的加字幕。

按照传统的方法，用于产生以视频信号的垂直和水平同步信号为基准的字符显示定时信号和用来在电视屏幕上显示字符图形的字符显示电路及用于预定字幕的VBI字符编码器是采用独立电路形式构成的。

例如，由Mitsubishi  Denki公司制造的M35040为商用的字符显示电路，另一方面，由Sohy公司制造CX-7907A可用作为字符编码电路它如字符广播信号一样地利用垂直消隐周期。

在JP-A-91875中描述了利用字符广播的技术的先有技术。

在某些商用Vse的视频录像机中，字符显示电路和VBI字符编码器是分开提供的，而当用VTR进行记录时，字幕信号则在视频信号消隐周期时被叠加。因此，当一个预定的字幕译码器（以后简称为CCD）是做在电视机内时，根据由VTR（磁带记录）复制的信号，可由电视机再现字幕。例如，利用叠加在视频信号上的录制的日期/时间，视频记录的日期/时间可以在电视机屏幕上随时确认，且必要时可将字幕擦去。于是，不象直接将显示字符叠加到图象数据那样，此时不会妨碍记录图象。

图此，为VTR提供的VBI字符编码器是用于叠加伴随诸如在磁带上的绝对地址和编辑控制符这样的记录图象而产生的数字数据。

但是，由于字符显示电路和VBI字编码器是以单独电路构制的，从而产生了电路构成复杂的问题。

本发明的目的是为了提供一种新颖的字符显示电路和方法，由该电路和方法可以完成除了传统的字符显示电路功能以外还可以完成VBI    pb字符编码器的功能以便大大简化电路构型。

为达到上述目的，用于产生基于视频信号的垂直和水平同步信号的字符显示定时信号的电路有一个用来在视频信号的消隐周期检测出预定水平同步信号的电路;有一用于产生字符编码数据的电路，编码数与预定字幕标准确定的VBI字符码一致且与检测到的预定水平同步信号同步;及一个用来在视频信号上叠加视频信号的上述产生的字符编码数据的电路，其中，使作为构成一字形字符的最小单元的字符显示点的频率等于字符广播中的编码频率的整数倍。

下面来讲述本发明的字符码产生器的原理。

原来的字符显示功能可以通过由字符显示电路产生的字符显示定时信号代替原来的视频信号实现。字符/字幕广播也可通过编码的字符定时信号代替特定的水平同步信号来实现。于是，用来产生字符模式的字形ROM数据的点的频率规定为字符/字幕广播中的时钟，数据“0”或数据“1”的整数倍。在这种条件下，按预定的水平同步信号来排列相应于显示字符的ROM数据。在图1和2中显示了这种对应关系。图1示出了基于美国预定幕标准的字符广播中的编码部分。字符广播数据叠加在水平同步信号的21H上，并根据503千赫芝的NR2系统被编码。两字符的码被插入到一个16比特的数据部份。图2A至2D示出了用来产生本发明的字符广播数据的一个字符模式事的例子。在该例中，一个字符是由一个8×8＝4.024兆赫芝。

当构成一个字符模式的一字符的频率设成字符广播中的时钟频率时，一个字符相应于字符广播数据的一个比特且控制也最简易。

如果在构成一字符模式的一字符的频与字符广播中的时钟频率之比设定为整数关系，则可用一个字符来代表几个比特，反之可用几个字符来代表-比特。于是，即使当如上那样对字符显示附加限制，每行的显示字符数可在某种程度上自由设定。

图1是美国字符广播用的编码格式;

图2A至2D示出了字符广播中的一个比特的长度等于在一字符显示电路中的一个字符的时间表志时的可设计的字符模式的例子;

图3示出了当在字符广播中的4比特长度等于在字符显示器中的三字符时的可设计的字符模式的例子;

图4是本发明的字符显示电路的方框图;

图5是存储在一个字符字形ROM中的字符模式;

图6示出了编码一个字幕信号的处理过程的流程图;

图7A至7D示出了被编码的字符的例子;

图8是采用本发明字符显示电路的VCR的方框图;

图9A是显示在图8的VCR中编码过程的流程图;

图9B是显示在图8的VCR中再生过程的流程图;

图10A示出了在电视屏幕上显示的要编码的数据;

图10示出了图10A的已编码的数据;

图11示出了OSD（屏幕显示）字符字形串的例子;

图12示出了在图10A和10B使用的OSD字符字模式与已编码的数据间的对应关系;

现参阅图2B，2C及2D，图中示出了当在基于USA  EIA-608的字符广播中的一比特长度CD＝1/503，488赫兹等于在字符显示电路中的一个字符的周期时可提供的字符模式的例子。在该例子中，一字符的字形是由8点×8行组行的，如图2B至2D所示。即此时，在该字符广播中的一比特由8点组成。于是，字符显示电路中的点频率要求等于字符广播中的时钟频率的八倍，即1/D×8＝4.024兆赫芝。图2B示出了时钟部分的字符模式。在同一行中排列了7个字符模式，由此组成了图1所示的字符广播中的时钟信号。图2C中示出了数据“0”，图2D中示出了数据“1”。数据片按照广播籽符中的数据串被排列同一行上，由此产生字符广播信号。

图3示出了当字符广播中的4比（4D）长度等于字符广播显示电路中的字符时可提供的字符模式设计。当一个字符是如图2所示的情况由8点×8行组成时，则D由6点组成和点频率必须为（1/D）×6＝3.018兆赫芝。如图3（1）至（10）所示，必须预备10类字符模式。通过按照一字符广播数据串特字符模式排列在同一行中，可以产生一个字符广播信号。一个公知的电路可用作为在显示单元上显示字符信号的电路。

现参阅图4至6描述利用电路编码幕信号的专门的处理过程。参考数1用来表指字符显示电路。在字符字形ROM2中存储了如图5所示的字符图形。左上方的被括连的十六制码表示在显示数据存储器3中的字符码。码“2D”，“2E”及“2F”用来指定那些本发明专门备制用于编码字幕信号的模式。

因在本实施例中，一个字符由12点组成，点频率是美国的字幕信号比特频率的12倍，即，（1/D）×12＝6.042兆赫芝。

图4中所示的摄象机17，VCR（盒式录音机）18或LDP（激光唱机）19用来作叠加字幕信号的视频信号源。在字符显示电路1中，由视频信号源输入的视频信号被视频信号处理器10处理并用来使显示控制电路7送出一基于由同步分离电路9产生的垂直和水平同步信号的字符显示定时信号。显示位置控制电路6接收来自显示数据存储器3的待显示的字符码在根据垂直位置寄存器4和水平位置寄存器5指定的基准点确定的显示位置上设置相应的字符字形ROM数据ROM数据以字符点数据的形式经由移位寄存器8被送出并利用混合电路11将其叠加在视频信号中。

显示字符控制器12用来产生存储在显示数据存储器3中的数据并执行该数据的通信。

显示位置控制器13用来产生存储在垂直位置寄存器4和水平位置寄存器5中的数据并与字进行通信。字符信号编码数据产生器15指派在视频信号消隐期间要叠加的字符并产生表示该字符的数据。字符显示数据输入单元16产生相应于以视频信号的垂直和水平同步信号为基准的字符显示定时信号的字符显示数据。该字符显示定时信号是无须译码而可被显示在电视屏上且能被人辨认的字符。显示数据编码器14有一个转换表用于分别给“时钟”，字幕编码的数据“1”和数据“0”指配“2D”，“2E”和“2F”，给每个哪图5所法，每个字符显示数据指配“00”至“2C”，并将由字符信号编码数据产生器15产生的数据和由字符显示数据输入单元16所产生的数据转换成与字符显示电路相一致的显示数据编码。

此外，显示字符控制器12，显示位置控制器13和显示数据编码器14也可以做成微处理机的一部分。

下面，参考图6描述编码控制过程。步骤51至54是在显示数据编码器14上实现的。

步骤51：将要编码成字幕信号的字符转变成二进制数。例如，在“AB”情况下，转换成“01000001000010”。（图7A）

步骤52：加上用于STUP（停止）的2比特和用于START（起动）的一比特。（图7B）

步骤53：加Clock（时钟）7比特。（图7C）

步骤54：利用转换表数据被编码应为相成的字形。在本例中，时钟“1”和“0”被分别转换成“2D”，“2E”及“2F”。

步骤55：利用显示位置控制器13在水平和垂直位置寄存器5和中设定预定值。在美国的字幕标准时，水平位置设定为10.5μS，垂直位置设至21H行。

步骤56：利用显示字符控制器12将步骤54中编码的总共有26比特的数据传送到显示字符数据存储器中。（图7D）

步骤57：同步分离电路9检测示从要被叠加字幕信号的视频信号分离出来的垂直同步信号。显示位置控制电路将水平同步信号从垂直同步信号中分开，并传送代表在21H行处的字符的输出信号。

步骤58：用混合电路11将以字符显示定时信号形式送出的编码数据叠加到视频信号上。

步骤59：21H行等待传送。当21H行结束时，字幕信号叠加亦随之结束。

作为本发明的实施例，将描述视频记录数据作为预约的字幕数据记录在VCR上的例子，其优点在于视频记录的数据只在重现期间需要时才被显示，因而当原来的视频欣赏进行时，不会打乱屏幕。

图8是显示VCR结构的方框图。在视频信号处理器31中，进行涉及记录和再现视频信号的信号处理。在磁带上要记录的视频信号在将字幕编码在21H行上叠加到调谐器21的视频输出的同时被记录下来。

当转换电路23被转到触点A时，由叠加器29当由本发明的字符显示电路22送出来的字幕码叠加到视频信号上。

图9B示出了在再现期间的流程图。

在再现期间，在同步分离电路26中将一个同步信号从VTR输出信号中分离出来，字幕码译码器24分开垂直和水平同步信号以检测出被再生的视频信号的21H行（步骤71），而被再生的视频信号被译码并传送到控制器25（步骤72）。译码结果被控制器25转换字符码，字符码又被送至字符显示电路22（步骤73）。字符显示电路22响应于输入的字符码产生代表常规字符模式的字符显示定时信号（步骤74）。所产生的字符显示定时定号通过一个切换电路23的触点B，由叠加器30叠加在被再现的视频信号上（步骤75），并经过一个射频转换器32送至电视机（步骤76）。

在记录字幕期间的编码数据，例如日期/时间数据由定时器电路27的数据准备好。就是否要将字幕数据在现期间予以显示由ON/OFF开关28进行选择。

在字幕码编码OSD（屏上显示）字形中，一个字符由8点组成，而在下面要描述的一个例子中，字幕码是由6点组成的。

为具体起见，下面结合图9A，10A和10B来描述将日期/时间数据编码成字幕码的过程。

在步骤61中，在视频记录开始以后，代表定时器电路27的输出信号的日期/时间数据被转换成ASCII的十六进制码。例如字符“0”用十六进制码表示为“30”（00110000）。

在步骤62，由控制器25加上一个控制码。在图10A的例子中，为了在第15行提供自字符的显示，加上一个“1460”码。如图10B所示，在译码侧的允诺下，附加控制码被重复两次。

在步骤63，十六进制码被控制器25转换成如图11所示的OSD字符形串。该字形串该按照诸如EIA-608这种标准确定，按照该标准每1H行将7比特时钟，2比特停止及1比特起动加到16比特数据字形上。图10B所示的（G）（H）（I）字形模式相应于附加的比特。在图10B的例子中，由OSD字形的3字符准备4-比特数据，而4-比特数据（U）至（F）与3-字符字形Cluok（时钟）STOP（停止）及START（起动）的组合则示于图12。在图12中，加括号的数字或字母表示一个十六进制数字。于是，例如，在图10A所示的日期/时间数据的情形时，在图10B的OSD字形串所示的比OSD字形数据已被预备好。

在步骤64，与来自字符信号产生器22的垂直同步信号（帧）同步地以OSD字形串的一行的速率传送所述数据，以便记录在2H行的奇数场。

在步骤65，检测传送是否结束。

在步骤66，只要继续在进行视频记录，在更新日期/时间数据的同时执行步骤61至65中的编码处理。

通过上述程序，视频记录的日期和时间可以作为预定字幕码记录。Nikkei  Electronics，1991.9.30（No.539），PP149-158中和Motorola  Semiconductor  TECHNI  CAL  DATA  MC144143中描述了再现预定字幕码的原理并在此将上述文献收作参考资料。