实现高速时钟的两级线程状态多线程支持的方法和设备

具体实施方式

下面参照附图说明，图2示出了优选实施例的多线程选择结构，其通常由附图标号200来表示。多线程选择结构200包括两级线程状态存储器，通常由202和204表示。第一级线程状态存储器202是高速逻辑电路，对于快速时钟率做了优化。第二级线程状态存储器204是可选择的中速逻辑电路，其操作的速度低于第一级状态存储器202的高速逻辑。

依照优选实施例的特征，多线程选择结构200支持硬件里的大量线程，而不影响时钟率。多线程选择结构200避免了当寄存器逻辑电路复制品的数量超出特定阈值时可能出现的时钟率受损。传统上，全部线程的执行皆在硬件里由相同组织和速度的逻辑电路来支持。然而，本发明的第一方面要求在第一级202里这些寄存器逻辑电路复制品的数量限制在小于特定阈值量。这允许时钟率不受影响地增加。然而，简单地限制用于高速时钟的处理器的线程寄存器状态组可能造成性能失衡。形成不希望的停顿状况，且该状况无法克服，因为他们是因缺乏可供运行的线程而出现的。

克服这一失衡需要本发明的第二方面；在处理器的状态存储器的第二级2 04里附加线程支持。第二级204提供容量来保存需要硬件支持以达到峰值性能的全部，所有线程的状态信息。仅在第二级204里呈现状态的线程不能使用处理器，但可供控制逻辑电路快速选择。该选择未必如同当从状态存储器的第一级202中选择线程一样快，但是大大地快于执行保存/恢复至处理器的主内存的场景，其是一种加大状态容量的传统做法。保存于第二级里的特定线程的状态信息可按需要与存入第一级202的特定线程状态0～L交换。通常，这在当线程用罄了第一级线程状态存储器202、遇到处理器停顿状况时可能出现。

如图2所示，两级多线程选择结构200限制多个可运行线程0～L寄存器状态206的数量，该寄存器状态206用于第一级202里多线程的处理器执行。多线程选择结构200包括下一线程选择逻辑电路208，其耦合在第一级可运行线程0～L寄存器状态206与当前执行的处理器状态210之间，以快速选择下一线程状态206，此时设定特定线程运行于在空闲事件中发生改变的处理器，其在空闲事件变化。这里实现的状态存储器的第一级202带来了高速时钟，但仅此一点而没有发明的其他方面，则可能限制设计的峰值性能

在第二级线程状态存储器204中的二级线程存储设施212里为支持高速时钟的峰值性能所需线程总数设立了附加容量。这就克服了不这样做的峰值性能限制。不仅设有各线程的状态，还设有存储区域、以包含有用信息以确定从第二级状态存储器204中选择的下一线程，此时确定了与第一级寄存器状态存储器的交换是可运行线程选择逻辑电路214所需的。在处理器上仅执行来自第一级寄存器状态存储器206的线程，正如当前技术里所提供的。在处理器控制逻辑电路确定的适当时刻，可运行线程选择逻辑电路214要求线程状态在线程状态存储器的第一级202与第二级204之间交换。通常，这允许来自第二级存储器212的特定可运行线程、获得对在第一线级寄存器空间的处理器设备的访问权限，同时保持随时重新调用停顿线程的状况、该停顿线程使用第一级资源206。

参照图3，示出了依照优选实施例的多线程选择结构200中的下一线程选择逻辑电路208的示例操作。如框300所示，下一线程选择逻辑电路208挑选优选线程作为在处理器上运行的下一线程。对于遇到的处理器停顿状况，执行校验，如决定框302所示。当遇到处理器停顿状况时，下一线程选择逻辑电路208把停顿的线程状态移至可运行线程状态寄存器206里的等待区域；从可运行线程状态寄存器206里挑选新线程，并激活处理器。接着操作返回决定框302、以校验遇到的处理器停顿状况。

参照图4，示出了依照优选实施例的可运行线程选择逻辑电路214的示例操作。第一可运行线程选择逻辑电路214建立一组完全的线程、其可运行于处理器并提供第二线程存储设施212里的状态描述，如框400所示。下一可运行线程选择逻辑电路214挑选受限数量L的线程以充入可运行线程状态206。对于遇到的处理器停顿状况，执行校验，如决定框406所示。当遇到处理器停顿状况时，可运行线程选择逻辑电路214评估全部线程的态势，如框408所示。下一可运行线程选择逻辑电路214判定一组优选线程是否占据了可运行线程状态206，如框410所示。当一组优选线程占据了可运行线程状态206时，则操作返回框406、以校验遇到的处理器停顿状况。否则，当一组优选线程未占据可运行线程状态206时，则高速第一级202里的最差线程被代之以来自第二级204的可运行线程，如框412所示。接着操作返回框406、以校验遇到的处理器停顿状况。

尽管本发明是参照图示发明实施例的细节而说明的，但是这些细节并无意限制本发明的范围、本发明的范围由所附权利要求书所限定。