首页> 中国专利> 数字高清晰度电视芯片输入高清晰电视和计算机信号方法

数字高清晰度电视芯片输入高清晰电视和计算机信号方法

摘要

本发明公开了一种数字高清晰度电视芯片输入高清晰电视和计算机信号方法,该方法采用下变换插值和降低点频的方法,将原始输入信号的每帧的数据量减小,然后抽取行数据使之成为隔行信号,再进一步降低时钟频率即点频,从而满足SDRAM的存储容量和读写时序限制,使数字高清晰度电视芯片支持高清晰电视和计算机信号的输入,并且能对其实现帧频提升和画质改善处理。本发明的方法在不改变原来的SDRAM操作控制逻辑的情况下,视频信号数据能够写入并读出SDRAM。对视频信号数据的下变换插值处理采用双线性插值,降频处理采用时钟分频的方法,均易于硬件实现,成本低,同时双线性插值在人眼可接受范围内,保证了图像清晰度质量。

著录项

  • 公开/公告号CN1750636A

    专利类型发明专利

  • 公开/公告日2006-03-22

    原文格式PDF

  • 申请/专利权人 西安交通大学;

    申请/专利号CN200510096091.4

  • 申请日2005-09-29

  • 分类号H04N7/015(20060101);

  • 代理机构61200 西安通大专利代理有限责任公司;

  • 代理人李郑建

  • 地址 710049 陕西省西安市咸宁路28号

  • 入库时间 2023-12-17 17:03:48

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2015-11-11

    未缴年费专利权终止 IPC(主分类):H04N7/015 授权公告日:20090121 终止日期:20140929 申请日:20050929

    专利权的终止

  • 2009-01-21

    授权

    授权

  • 2006-05-17

    实质审查的生效

    实质审查的生效

  • 2006-03-22

    公开

    公开

说明书

                         技术领域

本发明属于计算视频、电视扫描格式转换技术及画质改善技术领域,具体涉及一种在数字高清晰度电视芯片中输入高清晰电视信号和计算机信号的方法。

                         背景技术

数字高清晰度电视芯片应用于数字化电视机整机,机顶盒等,实现数字视频信号从隔行到逐行的扫描格式转换和帧频提升,以及画质改善的功能,旨在消除隔行电视信号在大屏幕显示时的大面积闪烁,行间闪烁,行爬行等缺陷,提高观赏质量。

数字高清晰度电视芯片,其输入主要针对传统的隔行扫描的模拟电视信号,经过抽样、量化和编码转化成的隔行数字视频信号。然而数字电视信号的格式标准日益丰富,为了提高分辨率和清晰度,出现了标准清晰度逐行扫描电视信号(SDTV,如480P等)以及高清晰度电视信号(HDTV,如1080i等),尤其是HDTV,分辨率提升5~8倍,16∶9的大比率宽屏,可以说是真正的将电影院正式的带入家庭,是数字电视发展的大势所趋。所以数字化电视机为谋求长久的生命力,需要兼容数字电视信号的各种格式标准,也就是说,数字高清晰度电视芯片需要支持上述的数字电视信号输入。

另外,鉴于VGA(Video Graphic Array)信号有着与高清晰电视信号类似的特征(逐行信号,分辨率高等),可以用相同的方法实现输入支持,以实现用电视机作为计算机显示器的应用场合。

数字电视信号清晰度标准及VGA信号分辨率标准参见表1和表2。

表1、数字电视信号清晰度标准

  等级  水平清晰度  屏幕宽高比  说明  普通清晰度   电视(PDTV)   200--300线   4∶3   普通隔行数字电视信号  标准清晰度   电视(SDTV)   500--600线   4∶3  SDTV-480I,SDTV-480P   SDTV-576I,SDTV-576P等  高清晰度电   视(HDTV)   1000线以上   16∶9  HDTV-1080I,HDTV-720P   HDTV-1080P

其中480I表示垂直分辨率为480线,I指隔行扫描,720P表示垂直分辨率为720线,P指逐行扫描。

表2、VGA信号分辨率标准

  信号名  分辨率  信号名  分辨率  VGA  640×480  DOS  640×400  SVGA  800×600  TEST  720×400  XGA  1024×768  MAC  832×624  SXGA  1280×1024  WS  1152×864

数字高清晰度电视芯片需用SDRAM作为信号帧存,输入的视频信号需存入SDRAM,通过对SDRAM的存取操作才能实现扫描格式转换和帧频提升,尤其是后者。而上述的三种视频信号,分辨率高,数据量大(最大每帧1920×1080个点),并且时钟频率高,即点频高(最高可达148.5MHz),对此SDRAM的存储容量及读写时序都很难满足要求,也就无法实现帧频提升。

                         发明内容

针对背景技术存在的上述问题,本发明的目的在于,提供一种在数字高清晰度电视芯片中输入高清晰电视信号和计算机信号的方法。该方法在不增加SDRAM负担的情况下,能够实现在数字高清晰度电视芯片中支持SDTV逐行信号、HDTV信号以及VGA信号三种视频信号输入,经变换后可经过SDRAM,实现帧频提升和画质改善。

为了实现上述目的,本发明的技术方案,一种数字高清晰度电视芯片输入高清晰电视和计算机信号方法,其特征在于,该方法采用下变换插值和降低点频的方法,将原始输入信号的每帧的数据量减小,然后抽取行数据使之成为隔行信号,再进一步降低时钟频率(即点频),从而满足SDRAM的存储容量和读写时序限制,使数字高清晰度电视芯片支持高清晰电视和计算机信号的输入。该方法具体步骤如下:

视频信号数据输入后,若数据为RGB空间,则转化到YUV颜色空间,若为YPbPr信号则直通;

YUV空间的视频信号数据,用双线性插值算法,进行水平方向缩小的插值运算,使每行点数减小到满足SDRAM的存储容量限制;

水平方向缩小后的数据,通过一条行存(能存储一行数据的SRAM存储器),用双线性插值算法,进行垂直方向的插值运算,然后进行抽隔行处理,使每帧行数减小到满足SDRAM的存储容量限制。这个步骤要根据不同的视频图像的垂直分辨率,同时结合抽隔行方案,采用下表中的不同插值方案:

  垂直分辨率  抽隔行方案  垂直插值方案  较低,如480线  两行抽一行  不插值  中等,如768线  三行抽一行  每三行插成两行  较高,如1080(p)线  四行抽一行  每两行插成一行

水平方向缩小和垂直方向抽行后的数据,成为奇偶场隔行信号,完成了下变换插值处理,再经过一条行存储器,利用时钟分频降低数据点频,以满足SDRAM的读写时序限制;

完成降频以后的数据,根据后续模块中的数据格式进行格式重排,以保持数据格式的一致性。

本发明的方法对SDTV逐行信号、HDTV信号以及VGA信号三种视频信号输入进行下变换插值以及降低点频处理,使之满足原SDRAM的存储容量和读写时序限制。在不改变原来的SDRAM操作控制逻辑的情况下,视频信号数据能够写入并读出SDRAM,实现帧频提升处理,画质也可以得到改善,如细节增强,伽马校正等。对视频信号数据的下变换插值处理采用双线性插值,降频处理采用时钟分频的方法,均易于硬件实现,成本低,同时双线性插值在人眼可接受范围内,保证了图像清晰度质量。

                        附图说明

图1是本发明的硬件实现模块结构图;

图2是任意比例水平缩小模块结构图;

图3是垂直插值及抽隔行示意图;

图4是垂直缩小模块结构图;

图5是降低点频模块结构图;

下面结合附图对本发明进行进一步的详细说明。

                      具体实施方式

参见图1,本发明的方法以硬件实现的具体结构包括:1、颜色空间转换模块,2、水平缩小模块,3、垂直缩小模块,4、降低点频模块,5、数据重排模块,具体步骤如下:

1.颜色空间转换模块

若输入数据为RGB空间,则转换到YUV空间,转换公式如下

    Y=(77R+150G+29B)/256;

    Cb=(-44R-87G+131B)/256+128;

    Cr=(131R-110G-21B)/256+128;

若输入数据为YPbPr空间,则数据直通;

2.水平缩小模块

双线性插值算法的公式如下:

    V(I,j)=V(i,j)+d(V(i+1,j)-V(i,j))

其中,V[*,*]是坐标为[*,*]的点的像素值,d为[I,j]距离[i,j]的水平距离。

参见图2,由插值映射模块计算出当前插值点[I,j]所对应的点[i,j]和点[i+1,j],以及距离d;读写控制模块根据由插值映射模块计算出的对应点结果控制点存储器的读写;读出的数据和d值送入插值计算模块,得到插值结果。

点存储器由N个触发器构成,位宽为M。数据串行写入,并行输出;

3.垂直缩小模块

插值和抽隔行情况参见表3及图3;根据原始图像的分辨率不同采取不同的垂直插值方案和抽隔行方案,其目的在于在满足SDRAM的存储容量限制的前提下,尽可能多地保留原始图像信息,减少失真。

表3、抽隔行和垂直插值方案

 垂直分辨率  抽隔行方案  垂直插值方案 较低,如480线  两行抽一行  不插值 中等,如768线  三行抽一行  每三行插成两行 较高,如1080(p)线  四行抽一行  每两行插成一行

硬件实现结构参见图4,数据在读写控制模块操控下,写入行存,经过一行的时间后陆续读出。以行存读出数据作为当前行(current line,简称C),则行存输入数据为前一行(last line,简称L),送入插值计算模块,经插值后所得行(interpolated line)简称I。插值方法如表4所示。若不插值,则插值计算模块数据直通。

表4、垂直缩小模块双线性插值方案

插值后的数据送入抽隔行模块,交替抽取行数据使之成为奇偶场隔行信号;

4.降低点频模块

经过下变换插值后的视频信号,其数据量已经满足SDRAM(实验所用SDRAM型号为48LC2M32B2-6)存储容量的限制,但是抽隔行后数据分布仍然集中,时钟频率仍较高,给SDRAM的读写时序控制带来很大负担。因此需要降低点频,使数据较为均匀地分布在时间轴上,以降低对SDRAM的读写时序要求。

参见图5,降频采用时钟分频的方法,可以大大节省资源。写控制模块和读控制模块,分别以原时钟域和分频时钟域控制行存储器的读写,实现降频功能。分频时钟的大小根据原始信号时钟频率而定,如2分频,4分频等;

5.数据重排模块

下变换插值和降频处理后的数据,应根据后续模块中的数据格式进行格式重排,以保持数据格式的一致性。具体操作依赖于后续模块的数据格式。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号