用于基于快速跳频扩展频谱技术的蜂窝无线通信系统的直接数字频率合成器

发明领域和背景

下面的发明一般地涉及直接数字频率合成器(DDFS)的体系结构领域，该直接数字频率合成器用于生成具有近似正弦波形的数字控制振荡器信号，可以有利地应用于基于快速跳频扩展频谱(FHSS)技术的蜂窝通信系统中的无线RF收发器。本发明特别地涉及用于减小由相位截断和振幅量化误差及对在DDFS输出波形中引入抖动的所应用数-模转换器的非理想性引起的频率合成器的噪声功率密度频谱中寄生的(spurious)谐波、电压和电流干扰(glitch)的方法。

现在，从复杂雷达系统到无线通信设备及家庭娱乐设备，例如汽车无线电设备和立体声系统，精确正弦波形的生成在绝大多数电子设备中起着至关重要的作用。例如，由无线RF收发器的集成的振荡器生成的载波频率必须由非常高的绝对精度定义。由于现代通信系统和基于快速跳频扩展频谱(FHSS)技术(例如，蓝牙)的标准要求在宽带宽上快速并精确的调谐，因此这个频率必须以小的精确的步长变化。用于传统蜂窝通信系统的频率合成器因此经常使用能够减小噪声功率电平和合成信号的输出频谱中的寄生谐波功率电平的锁相环(PLL)电路。

与传统的基于频率合成的锁相环(PLL)一同快速发展的还有——反馈机制，其中频率合成单元(FSU)的输出频率被锁定到频率基准，这种机制由于其简单和经济被广泛使用——，本质上主要是数字的其它频率合成技术也已经出现：直接数字合成(DDS)和N分PLL合成。因此，典型的PLL频率合成器已经被补充了数字信号处理器(DSP)。实际上，频率合成的DSP技术的应用仍处于起步阶段。通过使用数字方法的正弦波的产生需要来自零碎的波形的生成。这是与由至少一个本地振荡器生成模拟信号的传统的PLL合成器的根本区别。

另一个普遍的频率合成器技术是通常所说的直接模拟(DA)频率合成。在这个技术中，一组基准频率源自于主基准；这些频率被混频、过滤并根据要求的输出在算术上被组合。然而，在这个基本技术中没有反馈机制。DA频率合成提供良好的特别接近于载波频率的频谱纯度及极好的转换速度，该速度在许多设计和确定合成器能够多快速地从一个频率跳变到另一个频率时作为关键的参数。DA技术通常比PLL在执行上复杂的多并且因此更贵。DA合成已经应用于医学成像和光谱分析仪、高速交换抗干扰通信和雷达、电子作战(EW)仿真、自动测试设备(ATE)、雷达截面(RCS)测量及在额外成本中DA技术的优势是必需的的应用中。

直接数字合成(DDS)是新兴的成熟的信号生成技术，利用数字信号处理(DSP)来数字化地创造、操作和调制信号。随后该数字信号可以通过数-模转换器(DAC)被转换为量化的模拟形式。直接数字频率合成器(DDFS)有时也被称为数字控制的振荡器(NCO)，尽管30多年前就已经被发明了，但是只是在近10到12年才被重视。由于数字技术及其工具的快速发展，DDS技术显著地发展成经济、高性能的工具，并且现已成为主要的频率合成技术，被从工业制造到应用例如卫星通信、雷达、医学成像、蜂窝电话和业余无线电的几乎所有合成器设计者使用，并且它的性能在不断地提高。

直接数字频率合成器(DDFS)通过使用数字和模拟信号处理部件，生成具有周期性质的波形。开环DDFS体系结构被特别用于生成精确的、快速频率及可调相位的输出信号。传统的DDFS电路被用于大规模集成电路(LSI)，并且在数字波形和灵活时钟信号生成及调制中起着越来越重要的作用。图1a中示出了典型的DDFS结构的框图。示出的DDFS包括相位累加器(ACC)、将离散的相位值_S(nT)转换为离散的正弦振幅采样值s(nT)的以只读存储器(ROM)形式实现的查找表(LUT)及后面有低通滤波器(LPF)的数-模转换器(DAC)。该系统具有两个输入信号：时钟基准

$>>\phi >>(>t>)>>:>=>>A>\delta >>·>>\Sigma >>n>=>->\infty >>\infty >>\delta >>(>t>->nT>)>>,>>>其中$ >>T>=>>1>>f>clk>>>,>>>$$

其中

A_δ[V]为时钟信号的振幅值(这里A_δ：＝5V)，

f_clk[MHz]表示振荡器电路的时钟频率，

n为采样指数，

T[ns]表示采样间距，及

δ(t-nT)表示在离散时刻nT具有振幅为’1’的Dirac脉冲，

和频率控制字Δ_S(nT)(FCW)。相位累加器(ACC)在每个时钟周期累加FCW的值，由此产生具有与FCW成正比斜率的周期性地重复的离散的斜坡信号_S(nT)。当累加器超过相当于2π弧度的值时溢出，2π的倍数被丢弃，并且增量处理持续至下一个周期。为了生成期望的输出波形

其中

A_s[V]为期望的模拟输出波形s(t)的信号振幅，

_S(t)[rad]为如图1d中所示的锯齿函数的信号相位，

_S0[rad]表示输出波形s(t)在时刻t＝0ns(这里_S0：＝0rad)的初始相位，及

ω_s(t)[rad·s^-1]为所述输出波形s(t)的角频率，

需要将相位累加器的输出转换成近似正弦的振幅

s(nT)：＝sin[_s(nT)]n

其中T[ns]代表采样间隔而n为采样指数。

出于这个目的，相位累加器(ACC)中保存的数字被用于寻址保存在只读存储器(ROM)中的将所述相位信息转换成正弦波的一系列离散的、数字化的振幅采样的查找表(LUT)。后面有低通滤波器(LPF)的数-模转换器(DAC₁)，将序列的合成的正弦曲线采样值s(nT)转换成模拟正弦波近似值由此LPF移除寄生的混叠谐波并使该信号表现出如图1e所示的光滑性。

由此，需要指出的是该信号从零碎被合成了。由于这个原因，增加相位移位、频率改变及振幅调制、所有在数字领域和具有数字精确度的操作就相对容易了。该相位累加器(ACC)是产生具有频率控制字W给出的斜率(变化的速率)的线性输出斜坡的数字积分器。该设备被用于生成相位信号_s(nT)，其中T是采样时刻并且取决于连接至该累加器的振荡器电路的时钟频率f_clk。由此该累加器(ACC)被操作为其输出信号_s(nT)控制正弦查找表(LUT)的输出的指示器。它可以被看作可以被容易地控制的复杂计数器。假设该相位累加器的大小为P＝32位，该设备从0到2³²-1累加。显然，超过这个数字，累加器将溢出并从0相位重新启动。累加器的速率仅仅取决于时钟频率f_clk＝1/T和控制字W。W可以低到0——在这种情况下该累加器将不增加(相当于生成DC信号)——或者在该所有的P输入位等于1的情况时，W可以是任何任意值W＜2^p-1。如果值‘O’与零相位相关并且“2³²-1”与2π弧度相关，那么相位累加器(ACC)周期地生成从0至2π弧度的相位(如设备操作模数2³²)。

为了说明累加器的操作，需要假定具有P’＝32位累加器大小的相位累加器被锁定在f_clk＝2³²/10Hz。然后，如果W：＝1，它将花费恰好10s(意味着2³²个时钟滴答声)来生成从O到2π的相位。然而，如果W:＝2³⁰，它将仅花费40/2³²s＝10/2³⁰s(意味着4个时钟滴答声)。显然，W控制累加器的改变速率，并且相位的改变速率是频率ω_s。在上面的示例中，由于W：=1，周期为O.1Hz，而对于W：＝2³⁰，周期等于2³⁰/10或f_clk/4Hz。假定有P’位宽相位累加器，因此获得的输出频率服从

其中 $>>T>=>>1>>f>clk>>>>>$

其中

f_DDS[MHZ]   为在DDFS输出端获得的频率，

P’ [bit]    表示应用的相位累加器(ACC)的大小和因此获取的相位采样值(  _s，(nT)的字长，及

W    为频率控制字Δ_s(nT)的十进制表示。

该相位信息被连接至将_s(NT)转换为sin[_s(nT)]的ROM。由于该累加器通常很大而存储器的大小有限，只有累加器的一部分输出位被连接至该ROM。例如，如果累加器的14个最高有效位(MSB)被连接至该ROM，并且来自该ROM的12位输出被请求以驱动12位DAC，则请求的存储器的大小为2¹⁴.12，相当于存储器的196,608位，并且已经是相当大的ROM了。由于不是所有的累加器位都连接至ROM，不得不引入截断电平。转换相位信息至振幅的ROM的数字输出位，被连接至DAC和生成模拟正弦波的LPF。该LPF滤去所有混叠频率并因此在理论上限于尼奎斯特频率(采样速率f_clk的一半)。它有时被称为反混叠滤波器。

直接数字合成(DDS)的最重要的特点之一是频谱纯度。寄生的离散频谱分量(DSC)主要由以下引起

- 被与ROM的地址字长匹配的累加器电路(ACC)中的瞬时相位的截断，

- 振幅量化，

-通过最小化ROM的大小完成最大化输出频率的ROM中的数据压缩的实现，及

-例如非线性、由于开/关切换差异引起的干扰、在不同位和有限稳定时间之间的转换时间差别的DAC中的缺陷。

振幅量化误差引起调和的相关刺激，而相位截断在由相位调制的期望输出频率周围产生刺激。由于有限的字长效应和集成的数-模转换器(DAC)的非理想性而存在的上述数字失真和算法非线性，是频谱的主要杂质源。因此，了解了刺激的确切位置和功率电平是DDFS设计的好的起点。分析结果(特别地用于振幅量化)由于发源于随着调谐而非常不规则变化的这种信号误差的刺激而十分复杂。因此，对这些刺激的参数相关性的解释并不容易。

例如舍入操作的振幅量化操作-特别地最小距离(或最近邻域)映射-具有奇对称并仅生成奇谐波，它的电平剧烈震荡并且它们在信号振幅和解析度上的相关性也十分复杂。而且，由于混叠效应，一些谐波可以折入期望的波段并可能重叠。这些重叠的频谱线根据它们的实际相位和振幅值对结果分量的电平可以是建设性的或破坏性的。

和模拟比较起来，基于PLL的频率分析方法，DDFS提供了许多显著的优点：快速的稳定时间、子Hertz频率解析度、持续相位转换响应和低相位噪声是可以通过DDS系统轻易完成的特征。除了快速转换速度和高解析度之外，DDFS提供高精确度、数字信号的可靠性和可再现性，以及相对高的集成度。此外，由于信号是数字受控的，可以容易地调制信号，以便达到通过模拟技术不能获得的精确度并且可以方便地与控制频率合成器的计算机进行接口。而较早的DDF合成器受限于数字逻辑和DAC技术被限制于产生接近于空间频率的窄带，最近在集成电路(IC)技术中的进步已经引起这个领域显著的进步。通过对DDFS的编程，自适应的信道带宽、调制格式和频率跳转可以容易地被实现。这样的DDFS可以方便地被应用于无线通信设备的调制器或解调器部分。

然而，应用DDFS通常带来一系列的弊端。一个主要的弊端是DDFS是占据大量芯片面积的功率消耗型设备。典型地，DDFS具有高频率改变速度，但同时它需要高电源并以寄生频谱性能为特征。在这个连接中，需要注意的是这些寄生谐波的功率级可以达到-70和-80dBc之间的值。另一个局限性是根据尼奎斯特(Nyquist)采样理论，要求最大输出频率f_DDS小于时钟频率f_clk的二分之一。合成器设计由此在具有大的、无寄生动态域和具有高速之间权衡，前者需要以大而慢的ROM为代价获得的减小的相位截断。电路的数字部分通常被设计为足够小的解析度，使无寄生动态域由DAC的性质确定。

为了减小寄生谐波电平，通常使用噪声成形技术，该技术能够去相关该被截的相位值，从而扩展作为宽波段噪声的整个频率波段中接近期望的频率的窄波段刺激。对其频率f_DDS低于相关的时钟频率f_clk的模拟输出信号，因此实行尼奎斯特(Nyquist)采样理论

$>>>f>clk>ver>>\ge >!>>M>·>>f>DDS>>\iff >Tver>>\le >!>>>1>>M>·>>f>DDS>>>>,>>>其中M=2，$

DDFS作为完全采样系统(M＞2)，并且噪声整形器将相位截断噪声的频谱转换至更高的频率，由此改进引起注意的频率范围上的输出的频谱纯度。然而，通过模拟和测量已经示出了由于噪声成型没有给频率带来益处或者甚至损坏的性能，并且噪声成型技术不能普遍地被用在任何情况下来实现无寄生动态范围。

由于DDFS单元覆盖的频率范围有限，它在蜂窝通信系统中的应用只可能与使用单边带混频器(SSB)和由如图2a所示的锁相环(PLL)电路控制的本地振荡器(LO)的上变频装置相结合。频率生成的理论已经在文献中公知了。图2a示出了按照具有上变换结构的本领域的技术水平的常规的频率合成器体系结构200a。该频率合成器200a由后面跟着八倍乘法器和通带滤波级201a及上变换及滤波级201b的DDS级100a构成。

基于图1a中所示的体系结构的正弦输出DDF合成器主要的不同在于相位至正弦振幅转换器部件的执行。由于这个部件通常是最慢和最耗电的部件，已经成为过去30年研究努力的主要目标。用于实现相位至正弦振幅转换器的最简单途径是使用只读存储器(ROM)。然而，它的大小随着相位累加器(ACC)的大小P’成指数级地增加。由于人们通常期望大的字长来完成良好的频率调谐，已经构思出了几种技术来在保持适当的性能的同时限制ROM的大小P’。截断相位累加器输出_s(nT)是用于减小所使用的ROM的大小P’的常用方法，虽然它引入了寄生谐波。尽管如此，由于良好的频率解析度需求需要非常大的P’值，这种途径还是几乎被广泛地采用。不同的角度分解方法已经被提出来以进一步减小具有基于LUT方法的存储器需求。这些方法通常包括将ROM分成多个更小的单元，每个单元通过一部分截断的相位累加器的输出寻址。从每个子ROM中检索的数据被加入以服从正弦曲线的近似。

为了进一步减小ROM大小，研究人员已经提出构造来自相位角的值的正弦振幅的初始近似并利用ROM或不同ROM的组合来存储校正值。这些经常被称为振幅压缩技术。用在ROM段的组合中，已经达到了37∶1的有效ROM大小压缩率。ROM大小可以进一步通过增加执行以获得正弦近似的计算数量来减小。一些研究人员已经提出利用分段的连续多项式来近似正弦函数的第一象限的方法。这些或者基于三角近似法、泰勒级数展开、简化第四级多项式、第四级切比雪夫多项式，或者基于不等长线性段法。所有这些方法都基于对任何相位角的正弦近似的振幅误差必须被减小至ROM查找表能够到达的前提。

图2b中示出了根据本领域技术水平的常用的用于正弦ROM压缩的系统结构。由此，累加器输出端口的信号的两个最有效的相位位被用于解码该象限，而其余的10位被用于寻址不同的一象限正弦ROM。所谓“粗糙”ROM提供低解析度的相位采样，而通过在低解析度相位采样间插值，“精细”ROM提供附加的相位解析度。在图2b中上面的访问时间为最关键的存储器的大小通过正弦差分算法被减小。这样将振幅的2位存储在正弦函数的存储器中，但是在粗糙ROM的输出上需要额外的加法器。那么在最坏的情况下压缩的ROM内容的快速傅立叶变换(FFT)服从-74dBc的数字输出频谱纯度。

现有技术简述

欧洲专利申请EP 0 452 031 A2中说明的发明涉及用于通过数-模转换的装置生成模拟信号的电路，数模转换例如包括频率数字生成器、相位累加器(ACC)、保存离散正弦值的查找表(LUT)形式的函数生成器、随机数生成器(RNG)及两个数-模转换器(DAC)的直接数字频率合成器(DDFS)。这个电路的目的是执行减小寄生谐波和DDFS的输出信号频谱中的干扰功率电平的随机过程。这样，数-模转换器(DAC)，通过修正代表每个具有由算术逻辑单元(ALU)增加或减少的数字随机数的函数值的数字，减轻了表示为寄生频率信号的模拟信号误差的产生。随机修正函数数和数字随机数接下来通过第一和第二数-模转换装置(DAC₁和DAC₂)各自转换成模拟值。然后，这些模拟值被组合来移除随机效应。由于在第一数-模转换器中的转换被在所有的DAC电平上随机地展开，与任何被重复使用且被表示为寄生频率信号的DAC步长有关的任何转换误差被解相关为宽带噪声。类似的生成锯齿信号的电路可以被利用以在锁相环(PLL)频率合成器中提高相位控制线性度。然而，由于EP 0 452031 A2中给出的DDFS结构不能够实现对获取的干扰的奇对称，DDFS的输出信号频谱包括再现合成的频率的偶次谐波的寄生分量。这个专利申请的主要缺陷在于输出信号频谱的相对差的质量。

在美国专利6,005,419中，公开了用于减小合成的输出信号的谐波内容的DDFS电路和方法。DDFS生成第一和第二地址信号以驱动第一和第二正弦查找只读存储器(正弦ROM)电路。所述正弦ROM各自生成以π弧度相位相互偏移的第一和第二数字正弦波信号。这些数字正弦波信号然后被提交至数-模转换器并通过减法器电路进行组合。作为在第一和第二模拟正弦波信号间相位关系的结果，这些信号的第一谐波分量被所述减法加重，而这些信号的第二谐波部分被同时去加重。该提出的方法由此实现了合成的信号频谱的奇对称模式。然而，它不能应用任何随机过程。结果，该输出信号频谱仍包括合成的频率的奇数谐波。

美国专利4,901,265中公开了可以方便地用于减小量化误差的随机方法和用于减小使用正弦振幅转换器和数-模转换器(DAC)数字频率合成器中的寄生输出噪声以从合成的正弦采样数据生成模拟波形的装置。具有等于或小于正或负最小量化步长的一半的值或用于正弦振幅数据改变的值的随机或伪随机数被生成并被加至具有结果总和被传送至DAC的正弦振幅数据。在这个发明的一个实施例中，求和电路被连接在正弦函数转换器的输出端和数-模转换器的输入端之间的。它包括连接至提供在相应DAC输入数据值的最小有效位(LSB)的值的±0，5ⁿ⁺¹倍范围变化的伪随机数的伪随机数生成器(RNG)的第二输入端，其中n为大于或等于一的整数值。

美国专利5,864,492公开了被需要用于生成数字频率信号的锯齿形信号的生成。公开的DDFS包括用于重复地累加相位值以生成数字锯齿信号的采样的相位累加器(ACC)和保存了被用于转换数字锯齿信号至数字波形信号的数字采样值的查找表(LUT)。为了减小数字采样的量化效应，该合成器还包括用于提供随机的因数至输出数字采样来形成数字频率信号的随机数发生器。该随机数发生器包括连接以接收每个数字采样的P位的用于生成至少一个随机位的随机数生成器(RNG)和用于将数字采样的剩余N位和至少一个随机位求和以生成数字频率信号的数字波形采样的加法器。

通过使用由在滤波器或映射单元修正的并在DDFS的累加器电路(ACC)之前或之后求和的随机值生成器生成的随机值序列，PCT申请WO01/18637A1中公开的发明属于DDFS输出信号的频谱特征的改进，特别地在期望的载波频率范围内。

美国专利4,410,954中公开的发明描述了用于合成选择的频率或一组预选定的频率的双级频率合成器。由此，选择的相位增量被以时钟频率的速度提供给组合为数据积分器的加法器和累加寄存器，与选择的有关的频率相应的寄存器的合成周期溢出。提供了使用预选择的随机抖动寄存器的输入(或输出)以减小合成器输出的频谱中离散的频谱刺激的改进，借此用于选择的频率的寄存器的溢出的平均周期不受影响。

包括用于接收输入信号脉冲并在接收多个输入信号脉冲后提供相应的输出信号的计数电路的DDFS在美国专利4,815,018中公开了。该数字的选择基于控制信号的状态。该发明包括用于生成伪随机数的序列的电路和用于将每个伪随机数和预定的数进行比较并通过响应对其提供相应的控制信号的比较器电路。

在美国专利4,835,721中公开了由操作员或其他装置使用用于连续地生成输出噪声信号的频率合成器。该频率合成器包括用于直接合成具有控制的频谱振幅的随机噪声的数字装置。该合成的随机噪声以一系列数字合成频率合成器输出噪声信号采样值为特征。该数字装置包括用于提供并周期地改变一系列改变段频率值组的装置，每个改变的频率值的组具有系列的控制的随机频率值。每个频率值是被选择为在以改变的段频率值为特征的段频段范围内的随机数字。多个数字振荡器被包括，每个振荡器具有相应的段频段。每个振荡器输出一系列继续以具有以各自频段的改变的段频率为信号的频率的正弦曲线为特征的数字值。

美国专利4,933,890公开了另一个数字频率合成器结构。因此，期望的频率的时钟合成的数字地控制的振荡器波形的时间沿，通过提供NCO输出信号至可控制的延迟线，被校正以准确地符合期望频率的理想波形。它确定来自NCO输出信号与具有理想波形的NCO时钟信号的偏移时钟，并控制延迟线的延迟，以便该输出信号具有与理想波形充分一致的边沿。通过利用作为系统时钟间隔的小部分而获得的延迟，完成了时钟频率附近的频率的直接数字合成。优选地，该延迟由可以被作为晶体管的链用于单片设备中的抽头延迟线执行。在这个发明的优选实施例中，剩余的周期相位差异进一步由充分的随机化抽头选择完成，以便完成边频带刺激。这可以通过选择两个或多个相邻的抽头延迟并利用随机序列生成器来控制早或迟选择转换。此外还公开了千兆赫范围DDFS的结构。

在美国专利4,951,237中公开了DDFS的累加器电路，其中低位累加器位的选定数由伪随机数生成器抖动，以便将平坦频率偏差密度引入来抑制由相位误差引起的接近载波频率的寄生谐波。该累加器电路可以方便地分成与具有正弦近似输出电路的流水线组合的低位累计器和高位累加器，以便构成不减少系统吞吐量而完成刺激抑制的DDS电路。

美国专利5,073,869中公开了用于在DDFS中抑制寄生频率分量的方法和利用采样保持部件来减小低频干扰电平的建议。其中，DDFS生成来自累加的数字频率字的预定频率模拟波形，该频率字在累加时代表预定频率的正弦波的相位。该合成器包括相位累加器(ACC)、4位非线性数-模转换器(DAC)和采样保持电路。该ACC包括用于累加数字频率字部分的粗糙相位的4位粗糙部件累加器和用于累加数字频率字的精确相位部件的精确部件累加器。该相位累加器响应于累加的精确相位部件超过预定值而增加所述粗糙部件累加器。该4位非线性DAC将粗糙部分累加器中累加的四位转换成预定频率的模拟波形。该ACC通过相位累加器增量的粗糙部件累加器的速度随机地抖动，来抑制模拟波形中寄生频率分量的生成。该采样保持电路耦接至非线性DAC的输出，用于通过在包括干扰的误差不出现的时刻采样该模拟波形来减轻任何包括在非线性DAC中的干扰误差。这个方法的缺陷在于实现采样保持电路的实践上的困难：典型地，采样保持部件使用的转换器和放大器需要工作在零至几百兆赫并具有低于2ns的稳定时间。转换器在开状态的阻抗应低于2Ω并且在关状态的电流应低于1pA。此外，通过合成更高的频率，在两个采样间的时钟间隔变得比稳定时间小，并且采样保持电路不再工作。

美国专利5,521,533公开了用于在直接数字频率合成器中减小寄生信号的装置和方法。这里，基于简化设计和最小化寄生信号电平的DDFS技术的合成器被使用。两个频率跳转直接数字频率合成器的输出信号由于该刺激的频道间隔差异，与具有非常大的抑制寄生信号电平的结果信号相结合。可选实施例涉及数-模转换器(DAC)的数字和功能的位置、改变的时钟信号及高通滤波器(HPF)的使用。这个发明的主要缺点是由于存储单元的使用增加了功率的消耗。

美国专利5,761,101公开的发明涉及在数字频率生成中减小非期望频率分量的设备。它包括用于生成依赖与期望频率一致的输入代码的输出信号的累加器电路、用于生成随机码的生成器及用于生成模拟波形的数-模转换器(DAC)，所述累加器电路被连接至至少一个包括与不同波形一致的代码的存储器单元。该发明的特征在于它包括用于生成构成输入代码总和的第一调制信号和用于生成构成输入代码和随机代码之间区别的第二调制信号的调制装置，和用于生成与所述输入代码一致的计算单元。该发明由此提供非期望寄生频率分量的显著减小。和US5,521,533一样，该发明的主要缺点是由于存储单元的使用增加了功率的消耗。

美国专利6,337,643B1公开了用于生成随机信号的处理和相应设备以及利用该信号的数-模转换系统。该处理包括第一噪声生成步骤、获取具有预定频谱包络信号的第二噪声滤波步骤、应用非线性函数至所述信号以获得类似于预定振幅柱状图的进一步信号的第三步骤及应用脉冲响应滤波至信号以修正其频谱包络并获取具有预定频谱包络的输出信号的第四步骤。该脉冲响应是将函数除以信号的傅立叶变换的模而获得的频率函数的反傅立叶变换。这样的处理、设备和系统可以方便地应用于DDFS，例如雷达或仪表设备。然而，这个结构不能被用来当在频率合成器的输出端口增加的噪声功率电平时减小干扰的随机过程。

发明目的

鉴于上述现有技术，本发明的目的是提供改进的频率合成单元，用于减小合成器的输出信号频谱中由于例如时间量化误差引起的人为现象(artefact)(例如，寄生谐波、“干扰”)。

前述的目的通过在独立权利要求中的特征达到。有利的特征在从属权利要求中定义。

发明概述

下面的发明一般地涉及直接数字频率合成器(DDFS)的体系结构的领域，该直接数字频率合成器被用于生成具有近似正弦曲线波形的振荡器信号可以有利地应用于基于快速跳频扩展频谱(FHSS)技术的蜂窝通信系统中的无线RF收发器中。本发明特别地涉及用于减小由在该输出波形中引入抖动的相位截断和振幅量化误差和/或时间量化误差引起的该合成器的噪声功率密度频谱中寄生的谐波、电压和/或电流的干扰的方法。作为频率控制字(FCW)的离散P位相位差值Δ_S(nT)，被重复地累加以生成具有预定时间周期N.T的数字锯齿信号_S(nT)的P位采样，该P位采样然后被提交至将获取的离散相位输入值_S(nT)转换为一组离散的正弦振幅采样值(s(nT))的相位至正弦振幅转换。然后，这些离散的正弦振幅采样值s(nT)被转换成近似的量化模拟正弦波α₁′(t)。

根据本发明的一个实施例，寄生谐波(DSC)通过将随机数r(nT)的P位数字字表示与获取的正弦振幅采样值s(nT)相加，在整个信号频谱范围内被扩展。由此，干扰的周期结构、相位截取误差和近似正弦波的量化误差被破坏，并且它的由误差信号引起的寄生离散噪声功率密度频谱被转换成具有近似恒定的频谱功率密度N₀以及具有与原始噪声功率密度频谱相同的总噪声功率P_e的连续的噪声功率频谱然后通过在直接数字频率合成单元(DDFS)的模拟输出端从量化的模拟正弦波近似α₁′(t)中减去所述的随机数r(nt)的数-模转换表示，该附加的噪声被补偿。

附图简述

本发明的有利特征、方面和优点通过下面的说明、附加的权利要求和附图将变得明显。由此，

图1a描述了根据现有技术的常规的直接数字频率合成单元(DDFS)的示意性框图，

图1b描述了示出了根据现有技术的常规的相位累加器(ACC)电路的内部结构的框图，

图1c描述了示出了根据现有技术的常规的PLL频率合成单元(FSU)的框图，

图1d示出了说明具有预定时间周期(N·T)且斜率与将要生成的正弦波的频率成正比的模拟锯齿信号(_S(nT))的生成的图，

图1e提供了分别示出相位累加器(ACC)、相位振幅转换器(正弦ROM)、数-模转换器(DAC₁)及低通滤波器(LPF₁)的输出信号(_S(nT)、s(nT)、s′(t)、和的图，

图2a提供了示出包括后面是八倍乘法器和滤波级和信号上变换级的常规的数字频率合成单元(DDFS)的无线通信设备的RF发射单元的示意性框图，

图2b提供了示出相位累加器(ACC)和具有减小的ROM大小的常规的数字频率合成单元(DDFS)的正弦函数生成器(ROM)的示意性框图，其中只有近似误差数据必须被存储在DDS ROM中，

图3提供了示出了根据现有技术的常规的数字频率合成单元100a(DDFS)的寄生输出信号频谱的图，以及

图4示出了用在无线通信设备的移动RF发射机或RF接收机中的PLL频率合成单元。

发明详述

在下文中，将详细描述如图4中示出的本发明的一个实施例。由图1a至4中的附图标记指出的符号的含义可以在附表中查到。

如在图3中所示，在该DDFS的输出信号频谱中的最大寄生DCS电平为-69.63dBc。为了减小在数-模转换器DAC₁中产生的寄生DSC电平，将提出一种根据本发明一个实施例的随机化技术。这个方法破坏信号误差的周期结构，因此将寄生的离散噪声功率密度频谱转换成宽带的连续噪声功率密度频谱由此总的噪声功率P_e保持不变，而离散分量的电平由于“DSC拖尾效应”而减小。根据上述工作原理，提出了如图4中所示的增强的直接数字频率合成器结构。提出的该频率合成器与图1a中所示的根据现有技术的已知的DDFS单元的区别在于：它包括附加的随机数生成器(RNG)、两个数字加法器(∑₁、∑₂)、两个数-模转换器(DAC₁、DAC₂)及模拟和数字减法装置402a+b。

提出的频率合成器与如图2a所示的传统频率合成器相比优点为具有更好的输出信号频谱质量，这可以通过应用上述的随机化算法来完成。它减小了在数-模转换器(DAC₁)的输出端口发生的、由所述DAC内部的不同位的开/关转换的时间差造成的电压和电流脉冲(干扰)的电平。为了随机化这些干扰，数字的随机数被加入DAC₁的数字输入值。结果，根据随机原理干扰被产生。

为了补偿由所述随机数引起的附加噪声，提出的DDFS结构进一步包括被实现作为二进制补码(two’s complement)加法器402a的数字减法器、第二数字加法器(∑₂)、第二数-模转换器(DAC₂)及模拟减法器402b。提出的DDFS结构补偿附加噪声并同时产生和输出以获取的干扰的奇对称为特征的频谱。这允许完全的移除具有低电平的偶数寄生谐波(DSC)。

理论上，可以将离散的寄生谐波的全部噪声功率P_e充分转换成连续的噪声功率密度频谱然而，这仅对无限随机化周期的情况有效。在跳频扩展频谱(FHSS)系统中，随机化周期被限制在频率没有被改变的时间里。结果，一些具有低功率电平的偶数寄生谐波将继续在获取的DDFS的输出信号频谱中出现。

根据本发明的一个实施例，通过在该直接数字频率合成单元(DDFS)的模拟输出端口从该量化的模拟正弦波近似(α₁′(t))中减去包含关于该对称位置和该谐波相关刺激(DSC)的功率电平的信息的伪随机信号α₂(nT)的数-模转换表示α₂(t)，补偿该附加的噪声。这具有输出信号频谱中的偶数寄生谐波(DSC)可以被显著减小的效果。由此，所述伪随机信号α₂(nT)通过设置(S6)代表所述正弦振幅采样值s(nT)的P”位数字字的最高有效位(MSB)为‘0’并将该随机数r(nT)的P”位数字字表示与所述置零操作的合成的P”位数字字

m(nT)：＝m(nT)-m(nT)n

相加(S7)而产生。这通过将代表正弦振幅采样值s(nT)的P”位数字字与最高有效位(MSB)被设置为‘1’而其它位被设置为‘0’的P”位数字字d(nT)的二进制补码相加，以及将该随机数r(nT)的P”位数字字表示与代表获取的差分信号m(nT)的P”位数字字相加而进行。在该合成的模拟输出信号α₂′(t)被从量化的模拟正弦波近似α₁′(t)减去之前，该获得的离散采样值

α₂(nT)：＝m(nT)+r(nT)n

然后就被提交给数-模转换。

直接数字频率合成单元(DDFS)的输出信号频谱的混叠谐波可以由进一步平滑该合成的模拟正弦波近似的波形的低通滤波器(LPF₁)来抑制。

根据本发明的另一实施例，直接数字频率合成单元(DDFS)的输出信号s(t)，借助于单边带(SSB)混频器(406)被用于锁相环(PLL)控制的振荡器电路的输出信号s_PLL(t)的直接上变换(S11)，在所述单边带混频器(406)的输出端口上的模拟RF信号 $>>>S>PLL>>>(>t>)>>·ver>>S>~>>>(>t>)>>>|>SSB>>>>用作载波信号c(t)，分别用于要发射的基带信号到通带的上变换或接收的调制RF信号从通频带至基带的下变换。$

本发明还涉及用于生成具有近似正弦曲线波形的量化的模拟正弦波α₁′(t)的电子设备的直接数字频率合成单元(DDFS)，该直接数字频率合成单元被特别地设计为用于执行上面描述的方法。它包括具有至少一个P’位寄存器(104)和如图1b所示的数字求和部件(102)的相位累加器(ACC)，该相位累加器充当离散的积分器，用来重复地累加代表离散相位增量值Δ_s(nT)的充当频率控制字(FCW)的P位数字字，以便生成具有预定时周期N·T的数字锯齿信号_s(nT)的P’位采样。此外，所述DDFS包括充当用于将由相位累加器(ACC)提供的离散的相位输入值_s(nT)转换至一系列离散的正弦振幅采样值s(nT)的相位至正弦振幅转换的查找表(LUT)的只读存储器(ROM)、生成代表数字编码的伪随机数r(nT)的P”位数字字的随机数生成器(RNG)、用于将随机数r(nT)的获取的P”位数字字表示加到代表只读存储器(ROM)的离散输出信号s(nT)的P”位数字字的数字求和装置(∑₁)以及至少一个用于将正弦振幅采样值s(nT)转换至模拟正弦波α₁′(t)的量化近似的数模转换器(DAC₁)，该数字求和装置产生P”位数字字代表离散信号

α₁(nT)：＝s(nT)+r(nT)n 。

此外，低通滤波装置(LPF₁)可以被用于抑制DDFS的输出信号频谱的混叠谐波，由此平滑在其输出端口的合成模拟正弦波近似的波形。

根据本发明的一个实施例，所述DDFS包括位串联的二进制补码加法器(402a)，该加法器用于执行最高有效位(MSB)被设为’1’而其它位被设为’0’的预定P”位数字控制字d(nT)的二进制补码与代表只读存储器(ROM)的输出端口的正弦振幅采样值s(nT)的P”位数字字的加法。另外的数字求和部件(∑₂)用来将代表随机数r(nT)的P”位数字字与代表获取的差值m(nT)的P”位数字字相加，这产生代表离散信号α₂(nT)的P”位数字字。它最后包括另外的用于将在第二数字求和部件(∑₂)的输出端口的离散的采样值α₂(nT)转换成量化的模拟信号(α₂′(t))的数-模转换器(DAC2)，以及用于计算量化的模拟信号α₁’(t)与在用于近似将被生成的正弦波s(t)的数-模转换器(DAC₁、DAC₂)的输出端口获取的α₂′(t)的模拟差信号

Δα′(t)：＝α₁′(t)+α₂′(t)的模拟减法部件(402b)。

本发明的又一实施例分别属于包括执行上述方法的直接数字频率合成单元(DDFS)的无线通信设备的RF发射单元和RF接收单元。无线RF发射机和无线RF接收机被装备于用于将DDFS的输出信号s(t)与锁相环(PLL)控制的振荡器电路的输出信号s_PLL(t)组合的单边带(SSB)混频器。所述单边带混频器(406)的输出端口的模拟RF信号用作载波信号c(t)，分别用于要发射基带信号至通频带的上变换或接收的调制RF信号从通频带至基带的下变换。

表：描述的特征及其相应的参考标记