公开/公告号CN101051837A
专利类型发明专利
公开/公告日2007-10-10
原文格式PDF
申请/专利权人 盛群半导体股份有限公司;
申请/专利号CN200610072643.2
申请日2006-04-07
分类号H03L7/08(20060101);H03L7/18(20060101);
代理机构11006 北京律诚同业知识产权代理有限公司;
代理人梁挥
地址 台湾省新竹市
入库时间 2023-12-17 19:16:00
法律状态公告日
法律状态信息
法律状态
2011-08-10
授权
授权
2009-05-13
实质审查的生效
实质审查的生效
2007-10-10
公开
公开
技术领域
本发明涉及振荡器的频率校正，特别有关于一种用于USB接口的内建式振荡器的频率校正装置及其方法。
背景技术
在传统的装置上，如锁相回路(Phase Lock Loop，简称PLL)架构上，无法对USB(Universal Serial Bus，通用串行总线)数据传输规格中数据流(datastream)的比特率(bit-rate)进行栓锁同步。因为锁相回路需要较长且连续的输入参考时间(input reference clock)来达到锁定，故其需要冗长的锁定时间(Lock time)，且所设计的电路必须精确，否则易造成时脉上的误差，以造成对参考信号误取的可能。
而美国专利号US6,407,641“用于数据通信的自锁振荡器”(AUTO-LOCKING OSCILITOR FOR DATA COMMUNICATION)揭露了改善上述问题的技术。请参阅图1现有自动校正振荡器的功能方块图，其主要包括调整电路101及振荡器102。其中调整电路101的数据流分析模块104由输入端112及输入端116分别接收一数据流及一时脉信号。数据流分析模块104送出控制信号C控制粗调电路106，另输出控制信号F控制微调电路108。然后粗调电路106再送出控制信号C1给振荡器102以调整振荡频率，而微调电路108输出控制信号F1给振荡器102以调整振荡频率。最后振荡器102输出及反馈其调整好的频率。
虽然美国专利号US6,407,641所揭露的技术改善了现有的问题，但其中于粗调电路106的处理程序中仍需要四个比特的输入参考数据，而于微调电路108的处理程序中亦需要二十个比特的输入参考数据，所以该专利技术仍需要去计数冗长的主机传送端USB封包数据来作为参考信号。且其亦需配合使用高频的时脉去做计数误差的动作，才可校正频率以降低对参考信号误取的可能。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种USB接口内建式振荡器的频率校正装置及其方法，不需要使用高频的时脉去做计数误差的动作，也不需要去计数冗长的主机端USB封包数据来作为参考信号，就可降低对参考信号误取的可能。
本发明解决其技术问题所采用的技术方案是：提供一种USB接口内建式振荡器的频率校正装置，包括：
一延迟锁定回路，用于提供一时间分段的参考信号；
一误差比较模块，用于接收一USB参考信号及一反馈信号，并根据所述时间分段的参考信号输出一量化值；
一计算模块，用于计算所述量化值并将计算后的量化值转换为一量化码；
一振荡器，根据所述量化码调整其振荡频率；
一第一除频器，将所述振荡器的振荡频率除频后输出所述反馈信号至所述误差比较模块；及
一第二除频器，将所述振荡器的振荡频率除频后提供一经频率校正的信号输出。
所述的频率校正装置还包括一控制器，该控制器电连接于所述误差比较模块、所述计算模块及所述第一除频器，以控制所述误差比较模块、所述计算模块及所述第一除频器间的动作。
所述误差比较模块根据所述时间分段的参考信号将所述USB参考信号及所述反馈信号间的误差时间予以量化而输出该量化值。
所述误差比较模块利用所述时间分段的参考信号所产生的分时点，将所述USB参考信号及所述反馈信号间的误差时间予以量化而输出该量化值。
所述量化值是由所述计算模块经加减法运算后转换为所述量化码。
所述计算模块通过一对应设计表将所述计算后的量化值转换为所述振荡器所接收的量化码。
所述对应设计表是所述量化码比特数与所述振荡器的振荡频率的修正能力范围的对应设计表。
本发明还提供一种USB接口内建式振荡器的频率校正装置，包括：
一延迟锁定回路，用于提供一时间分段的参考信号；
一误差比较模块，用于比较一USB参考信号及一反馈信号，并输出比较得到的误差信号；
一多工量化器，用于根据所述时间分段的参考信号将所述误差信号量化，并输出一量化值及一运算参考信号；
一转换单元，用于接收所述量化值并将该量化值数字化；
一计算模块，用于接收所述运算参考信号及数字化后的量化值，并经过与一第一量化码运算后输出一第二量化码；
一振荡器，根据所述第二量化码调整其振荡频率；
一第一除频器，将所述振荡器的振荡频率除频后输出所述反馈信号至所述误差比较模块；及
一第二除频器，将所述振荡器的振荡频率除频后提供一经频率校正的信号输出。
所述多工量化器是根据所述时间分段的参考信号将所述误差信号予以量化而输出所述量化值。
所述多工量化器是利用所述时间分段的参考信号所产生的分时点，将所述误差信号予以量化而输出所述量化值。
所述多工量化器根据所述时间分段的参考信号的频率，确定所需的所述量化值范围。
所述第一量化码为所述第二量化码反馈至所述计算模块的信号。
所述第二量化码是由所述计算模块根据所述运算参考信号对数字化后的量化值与所述第一量化码执行加减法运算得到的。
所述计算模块通过一对应设计表将计算后的量化值转换为所述振荡器所接收的第二量化码。
所述对应设计表是所述第二量化码比特数与所述振荡器的振荡频率的修正能力范围的对应设计表。
本发明还提供一种USB接口内建式振荡器的频率校正方法，包括下列步骤：
撷取一USB参考信号及一反馈信号；
侦测所述USB参考信号及所述反馈信号之间的误差时间；
利用一时间分段的参考信号来将所述USB参考信号及所述反馈信号间的误差时间予以量化；
运算所述量化后的误差时间，将运算后的结果转换为一量化码；及
振荡器根据所述该量化码校正其振荡频率。
所述反馈信号是所述振荡器的振荡频率经过一除频器除频后输出的信号。
所述的频率校正方法进一步包括将所述振荡器的振荡频率经过一除频器除频后输出一经校正的时脉信号。
所述的频率校正方法是利用一误差比较模块撷取所述USB参考信号及所述反馈信号，并侦测该USB参考信号及反馈信号间的误差时间。
所述时间分段的参考信号提供分时点以将所述USB参考信号及所述反馈信号间的误差时间予以量化。
所述时间分段的参考信号由一延迟锁定回路提供。
所述的频率校正方法通过一多工量化器根据所述延迟锁定回路所提供各频率的所述时间分段的参考信号，确定所述USB参考信号及所述反馈信号间的分时点数目。
所述的频率校正方法是利用所述多工量化器将所述USB参考信号及所述反馈信号之间的误差时间予以量化。
所述量化后的误差时间由一计算模块执行加减法运算。
所述量化后的误差时间经运算后，根据一对应设计表转换为所述量化码。
所述对应设计表通过所述量化码的比特数来设定所述振荡器的振荡频率的校正能力范围。
综上所述，实施本发明，可使元件的内部时脉(internal clock)与USB主机端的数据率(Data rate)信号同步，使系统在数据封包的传输过程中，快速且直接地将时脉误差精准调整至微小的1％以内，从而确定其正确性及稳定性。此外，本发明不需使用外接石英振荡器(crystal)，这样可缩小外部面积，且节省了元件成本，用于广泛的通讯传输领域上，亦提供了良好的选择性。
为更进一步了解本发明的特征及技术内容，以下结合具体实施例与附图对本发明进行详细说明。需要说明的是，所附图式仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1是现有技术的自动校正振荡器的功能方块图；
图2是本发明频率调整时机的时序示意图；
图3是本发明频率校正装置第一实施例的功能方块图；
图4是本发明第一实施例的延迟锁定回路的设计示意图；
图5是本发明第一实施例的计算模块与振荡器对应设计表；
图6是本发明第一实施例的一时序图；
图7是本发明图6所示时序图的对应设计表；
图8是本发明第一实施例的另一时序图；
图9是本发明图8所示时序图的对应设计表；
图10是本发明频率校正装置第二实施例的功能方块图；
图11是频率与分时点关系图；
图12是本发明的延迟锁定回路搭配多工量化器的设计示意图；
图13是本发明频率校正方法的工作流程图。
具体实施方式
请参阅图2本发明频率调整时机的时序示意图。在USB low speed 1.1的传输规格中，每当USB主机端的同步(synchronization，SYNC)信号进入时，将可得到一个完整的比特率(bit-rate)大小，以此作为参考信号，与USB元件端进行误差时间ΔT的计算，得出两信号的时脉误差，然后于下一个信号中，随即进行调校(tuning)，导正其频率使信号同步。
接着请参阅图3本发明频率校正装置第一实施例的功能方块图。当外接USB主机端的参考信号数据输入时，会先进入误差比较模块302，而误差比较模块302将截取其数据比特率大小，然后与由元件端的振荡器305经第一除频器306除频后的反馈信号AT进行频率误差的时间比较，进而将求得的误差时间通过延迟锁定回路301提供的时间分段的参考信号MP来计数及量化，以输出量化值Nb。其中时间分段的参考信号MP是为若干细微分时点的参考信号，误差比较模块302利用时间分段的参考信号MP其很细微的时间，如时钟般，以计数误差时间的大小并量化之。
接着不同误差时间所产生的量化值Nb，都将被传送至计算模块303转换为数字码并予以运算，再将运算结果转换为一量化码NCODE。而振荡器305接收量化码NCODE，执行频率的调整，跳频至正确位置。调整后的频率经第一除频器306除频后输出反馈信号AT给误差比较模块302，同时调整后的频率经第二除频器307除频后输出一经校正的时脉信号至USB元件端。另外控制单元304用以协调系统中各模块间的动作，当USB主机端的同步(synchronization，SYNC)信号传入时，则以控制信号DT来启动误差比较模块302；而将误差比较模块302误差时间量化后，计算模块303的动作时机，将由控制信号CT来告知。此外，控制单元304亦控制第一除频器(Divider)306的除频时机及信号上的抓取时间，来确保数据的正确流通性。
接着说明如何产生上述细微分时点的参考信号来计数误差时间ΔT。本发明通过延迟锁定回路(Delay Lock Loop，DLL)来产生时间分段的参考信号MP(multi-phase)，从而可利用低频的时脉，来获得极为细小的时间点，因此可避免使用高频的时脉去计时。而DLL所产生分时的一个区段(step)时间的公式为：
其中f为预分时的时钟(clock)频率，Na为分时点数目，因此所计算误差时间的公式则为：
ΔT＝Nb*σT------(2)。
所以一个细微区段的时间σT，我们则定义为分辨率(resolution)，现在USB low speed 1.1的数据比特率为1.5MHz，即时脉为666.67ns。若系统规格要求的时脉误差要小于1％的误差率，为了安全起见，设计上可将分辨率设定在1/2误差率，即为0.5％，等于3.33ns。请参与图4本发明的延迟锁定回路的设计示意图，假设DLL使用f为6MHz的频率，Na为50个分时点。根据公式(1)，则将可以产生3.33ns的细微时间，因此由误差比较模块302所得到不同程度的误差时间ΔT，对应出不同的量化值Nb(几个分时点)，如公式(2)。
得到量化值Nb后，可将该量化值Nb经过计算模块303转换为振荡器305可接收的量化码NCODE。计算模块303要与振荡器305配合设计，因此振荡器305接收到欲变换的量化码NCODE后，则会改变原来频率至与USB主机端同步的频率值。请参阅图5本发明实施例的计算模块与振荡器对应设计表所示，我们可以建立起所对应的设计表格，其分辨率为0.5％，假设振荡器305初始(oscillator initial)的中心频率为12MHz，计算模块303的量化码NCODE为6-bits，则所对应的中心量化码NCODE是100000，然后所对应的振荡器305最高与最低的频率分别为13.86MHz(111111)及10.08MHz(000000)，所以误差范围百分率为-16％～15.5％，由此在这段区间内的频率变动量的误差率，都将可修正至1％以内。上述振荡器305初始的中心频率不限定为12MHz，且配合量化码NCODE比特数的多寡，可设定误差范围百分率的范围，而在误差范围百分率范围内的频率变动量的误差率，都将可修正至1％以内。
请参阅图6本发明第一实施例的一时序图。如图6所示，USB元件端的振荡器305的频率反馈信号AT产生了误差，时脉宽度为712ns，与USB主机端数据输入的比特率(1.5MHz)差距为误差率6.8％。当USB主机端数据输入而启动系统反馈机制，首先信号会先经过误差比较模块302寻找两个信号的误差时间ΔT。因此，找到上升(rising)误差时间ΔT1＝25ns，及下降(falling)误差时间ΔT2＝70.33ns。然后经过延迟锁定回路301所产生的如时钟般细微时间来计时其误差时间，延迟锁定回路301的分辨率σT为3.33ns，如公式(2)所示，可得ΔT1的求法为25ns/3.33n＝7.5，而取ΔT1的量化值N1为-7(其为超前关系)，而ΔT2的求法为70.33n/3.33n＝21.12，而取ΔT2的量化值N2为21(其为滞后关系)。其中正负号是因为相位超前或滞后的关系而产生。接着由计算模块303运算量化值N1及量化值N2，并将其相加求得量化值Nb为+14，再根据计算模块303与振荡器305配合设计的表格进行跳码。请再参阅图7本发明图6所示时序图的对应设计表，如图7所示，量化码NCODE会由(100000)跳至(101110)。而振荡器305的跳频方式为fo±n*of，即为11.24MHz+14*(11.24*0.5％)＝12.03MHz，所以振荡器305的频率将从11.24MHz增频至12.03MHz。经过第一除频器306后，反馈信号AT的比特率为1.504MHz，结果与USB主机端1.5MHz的误差率缩小至0.25％，在小于1％的误差率范围以内。
请参阅图8本发明第一实施例的另一时序图。如图8所示USB主机端数据输入的比特率产生了飘移，变成1.389MHz(720ns)，与USB元件端的1.5MHz(666.67ns)相差了-7.4％的误差率。相同的，此两信号会先经由误差比较模块302找到ΔT1为36ns及ΔT2为17.33ns的误差时间。再经延迟锁定回路301的计时，配合公式(2)的运算，可得ΔT1的求法为36ns/3.33n＝10.81，而取ΔT1的量化值N1为-10(其为超前关系)，而ΔT2的求法为17.33n/3.33n＝5.2，而取ΔT2的量化值N2为-5(其为超前关系)。接着由计算模块303运算量化值N1及量化值N2，并将其相加求得量化值Nb为-15，再根据计算模块303与振荡器305配合设计的表格进行跳码。请再参阅图9本发明图8所示时序图的对应设计表，如图9所示，量化码NCODE将会由(100000)跳至(010001)，振荡器305频率为12MHz-15*(12*0.5％)＝11.1MHz，由12MHz将减频至11.1MHz，经第一除频器306除16后，反馈信号AT比特率变为1.388MHz，结果与主机端参考数据频率(data in)的比特率1.389MHz，只相差-0.18％的误差百分比，小于1％的误差率。
接着请参阅图10本发明频率校正装置第二实施例的功能方块图。其中USB主机端参考信号数据输入与反馈信号AT经过误差比较模块802比较出两个信号的误差时间ΔT。将误差时间ΔT传送到多工量化器804，而多工量化器804处理整合延迟锁定回路301所产生的时间分段的参考信号MP(multi-phase)，然后侦测(detect)出误差时间ΔT的量化值Nb，并且判断出量化值Nb的正负，以得知要增频或减频。其中时间分段的参考信号MP是若干细微分时点的参考信号，多工量化器804利用时间分段的参考信号MP很细微的时间，如时钟般，以计数误差时间的大小并将其量化。接着将量化值Nb经转换单元805转换为数字码Nb’，然后与Nb的正负信号(Nb(+，-))传送至计算模块803。计算模块803根据其与振荡器305的对应设计表，运算得到新的量化码NCODE，而振荡器305再根据量化码NCODE跳频至正确位置，以正确地校正振荡器305的振荡频率。调整后的频率经第一除频器306除频后输出反馈信号AT给误差比较模块802，同时调整后的频率经第二除频器307除频后输出一经校正的时脉信号至USB元件端。
本发明利用较低频的延迟锁定回路301产生了若干极细小的分时点(multi-phase)，来得到不同的时间点，以便量化误差时间ΔT。而能够产生若干极细小的分时点的延迟锁定回路架构众多，这里不多作说明，但是不外乎考虑到f(时钟(clock)频率)及Na(分时点数目)，可见公式(1)。在上述的例子中，我们使用了f＝6MHz的频率，Na＝50个分时点。若考虑到分时点数目过多使得元件太多，则可以配合多工量化器804的设计来减少延迟锁定回路301产生分时点数目所需的元件。
请参阅图11频率与分时点关系图。如图11所示假设现在我们使用f＝12MHz的频率，Na＝25个分时点，以如同时钟的几分几秒的方式，搭配着前述的多工量化器804，可记下经一周期后的12MHz频率(83.33ns)为一分钟，之后再看到第几个分时点时为几秒，将同样的可达到6MHz的频率50个分时点的工作模式。如图12本发明延迟锁定回路搭配多工量化器的设计示意图所示，通过多工量化器804执行以时钟式的运作方式，将可以产生如同图4中所设计的50个量化值Nb(分时点)。以此类推，将可提供各种不同频率对于分时点数目间设计上的选择性。
接着请参阅图13本发明频率校正方法的工作流程图。首先USB主机端的参考信号数据输入，便启动USB元件端的回路机制(如图13步骤S101)。然后利用一误差比较模块比较参考信号与振荡器频率的反馈信号，产生两者间的误差时间(如图13步骤S103)。接着利用由延迟锁定回路所提供的若干细微的分时点将上述两者间的误差时间予以量化(如图13步骤S105)。然后将量化的误差时间转为数字码并予以运算，再将运算结果转换为量化码(如图13步骤S107)。振荡器便根据量化码校正振荡频率，跳频至正确的频率位置(如图13步骤S109)。最后校正后的振荡频率经除频器除频后，反馈至误差比较模块以提供与参考信号比较；同时校正后的振荡频率经除频器除频后输出一经校正的时脉信号至USB元件端(如图13步骤S111)。
上述的工作流程可通过图3与图10的频率校正装置实现，配合综上所述的工作原理，可使USB主机端与元件端信号的比特率产生过多误差时，在所设计的范围内，皆可自动侦测且校正振荡器的振荡频率，使得输出频率得以同步，让信号误差率降低至所设计的1％以内，确保数据传送的正确性，以符合USB low speed 1.1的规格。且不需要使用高频的时脉去做计数误差的动作，也不需要去计数冗长的主机端USB封包数据来作为参考信号。另外相同情形下，本发明的架构亦可使用在时脉的锁定同步上，根据上述的说明建立起相对关系，侦测时脉信号的误差且自动导正输出时脉的频率大小，使得系统在数据传输过程中更加准确。
机译： 振荡器的频率误差校正装置，频率误差校正方法，频率误差校正程序和频率误差校正系统
机译： 振荡器的频率误差校正装置，频率误差校正方法，频率误差校正程序和频率误差校正系统
机译： 振荡器的频率校正及相关装置和方法
