低杂散低失真数字模拟转换器

具体实施方式

虽然SFDR取决于频率，但是在其他DAC中超出给定频率范围的SFDR可以更大或更小。典型情况下，DAC将在不同频率范围内优化SFDR。例如，第一个DAC在低于给定频率阈值的频率范围内优化SFDR，并且第二个DAC在高于给定频率阈值的范围内优化SFDR。DAC在任意波形发生器(AWG)中起到一定的作用。AWG的性能很大程度上取决于DAC的性能。为了测试一些先进的设备，在设计仪器时能够获得的最佳DAC可能没有足够的SFDR。此外，期望可以在覆盖比任何优化的DAC范围更大频率范围内优化SFDR。

图4示出了转换器系统40，用于利用多个DAC(DAC_H44和DAC_L46)来将输入数字信号S_i(n)转换成模拟输出信号S₀(t)，所以转换器系统40的整体SFDR要比DACH44或DACL46中的任何一个都更好。

转换器系统40包括在频率阈值(f_t)之上的频率优化SFDR的第一DAC(DAC_H44)，在频率阈值之下的频率的优化SFDR的第二DAC(DAC_L46)(见图5)。转换器系统40还包括可接收数字输入信号S_i(n)的频率复用器42，以及输出模拟输出信号S₀(t)的组合器48。频率复用器42包括数字高通滤波器50和数字低通滤波器52。数字高通滤波器50衰减输入信号S_i(n)的低于阈值频率的频率分量，并将较高频率分量传递给DAC_H44。为了易于说明，在阈值频率之下的频率范围称为“低频范围”，并且在阈值频率之上的频率范围称为“高频范围”。数字低通滤波器52衰减输入信号S_i(n)的位于高频范围的频率分量，并且将位于低频范围的分量传递给DAC_L46。DAC_H 44和DAC_L46将数字高通和低通滤波器50和52的各自数字输出转换为模拟信号。

组合器48包括模拟高通滤波器54、模拟低通滤波器56和求和器58。模拟滤波器54和56过滤掉DAC_H44和DAC_L46执行转换过程中产生的无用频率分量，例如杂散。模拟高通滤波器54接收DAC_H44产生的模拟信号，并且衰减位于低频范围的频率分量。模拟低通滤波器56接收由DAC_L46产生的模拟信号，并且衰减位于高频范围的信号的频率分量。模拟高通滤波器54的输出包括输入信号S_i(n)的具有由DAC_H44指定的SFDR的高频分量(也就是，针对高频范围优化的SFDR)。同样，模拟低通滤波器56的输出包括输入信号S_i(n)的具有DAC_L46指定的SFDR的低频分量(也就是，针对低频范围优化的SFDR)。求和器58将每个模拟滤波器54和56所产生的模拟信号求和以得到模拟输出信号S₀(t)。

对于系统输入的任何波形，我们都能将波形分成高频分量和低频分量。例如，如果输入信号S_i(n)的频率分量为低频，则由于数字低通滤波器52，由DAC_L46(也就是，在低频有较高性能的转换器)生成的信号对输出信号S₀(t)的份额大于DAC_H44。为了便于解释，对给定的输入信号S_i(n)具有较高性能的DAC称为“主转换器”，并且另一个称为“辅助转换器”。在这种情况下，DAC_L46是主转换器，并且DAC_H44为辅助转换器。更进一步，因为DAC_L46对低频范围优化，来自DAC_L46的信号的份额降低了输出信号S₀(t)的完整性。也就是说，不加入DAC_H44的任何份额，单独由DAC_L46产生的输出信号比包括来自DAC_H44份额在内的输出信号S₀(t)具有更高的SFDR。在该场合下，只要没有将DAC_H44从转换器系统40中拆除，因为数字高通滤波器42和模拟高通滤波器54并不是理想的，实际中来自DAC_H44的份额就不会完全为零，并且因此不能在它们各自的截止频带内将信号完全衰减。在转换器40中，无论该辅助转换器是DAC_H44还是DAC_L46，来自辅助转换器的信号(被称为“辅助信号”)的份额显然是不想要的。图6示出了修正了图4的转换器系统40的转换器系统100的结构图，以便辅助信号的份额提高了输出信号S₀(t)的完整性。转换器系统100包括线性化查找表(LUT)72、数字低通滤波器74、增益级78、数字求和器76、90和92、抖动模块94、频率复用器41、组合器47、作为高频输入信号的主转换器或低频输入信号的辅助转换器的DAC_H44、以及作为低频输入信号的主转换器或高频输入信号的辅助转换器的DAC_L46。抖动模块94包括抖动信号发生器82、求反电路84、数字低通均衡器86和数字高通均衡器88。频率复用器41包括数字高通交叉滤波器51和数字低通滤波器53。组合器47包括模拟高通交叉滤波器55、模拟低通交叉滤波器57，以及将每个模拟交叉滤波器55和57的输出相加的求和器58。不同于转换器40的滤波器50、52、54和56(如图4所示)，转换器100的这些交叉滤波器51、53、55和57在截止频带内的衰减有意地限制到预定电平，这样即便是信号在截止频带内，信号也会通过滤波器。调整交叉滤波器51、53、55和57的衰减电平，使得在优化频率范围内从辅助转换器产生的杂散在幅度上显著低于由主转换器在优化频率范围内产生的杂散。在一些实施例中，调整交叉滤波器使得来自辅助转换器的杂散比主转换器产生的相应杂散要小10dB。这样保证了辅助转换器产生的杂散可以忽略不计。例如，如果DAC_H44为主转换器，并且对于高频范围具有比辅助转换器DAC_L46高出大约10dB的SFDR，则低通交叉滤波器53和57被构造成用于在其截止频带内将信号分量衰减20dB，以保证在高频范围内由DAC_L46产生的杂散比DAC_H44在此范围内产生的杂散小10dB。

对于主DAC(这种情况下为DAC_L46)的每个输入码，线性化LUT72存储了为每个DAC_L码预先测量和计算相应的线性校正。当LUT72接收到输入数字信号S_i(n)的码时，查找为该码存储的线性误差，并且施加和表示大小相等且方向反向的电压值。求和器76将该电压值加到DAC_H44的输入上，以抵消当DAC_L46将码转换到模拟值时所产生的线性误差。将线性误差补偿值引入到输入信号S_i(n)，使得DAC_L46的模拟输出更加接近其理想电平。数字增益级78补偿了在高通滤波器55截止频带内的衰减。在一些实施例中，LUT72给每个码分配了当DAC从较高码转化时产生的第一线性误差，以及当DAC从较低码转换时产生的第二线性误差。在其他实施例中，第一和第二线性误差基本上相同，所以为每个码只存储一个线性误差值。

在一些实施例中，这种线性化不仅局限于DAC_L46的物理比特数。在这些实施例中，DAC_L46有一些并不产生任何输出的虚拟比特。在这些实施例中，DAC_H44的输出可以用于线性化这些虚拟比特，以建立比单独DAC_L46具有更多比特的组合DAC。

在低频以这种方式补偿线性化非常有效(例如低于大约1MHz的频率)。在较高频率处，DAC传递函数由频率决定，并且线性误差取决于信号的频率。由于非线性度随频率改变，所以在较高频率线性化没有效果。所以，线性化补偿主要在DAC_L46为主转换器的时候使用(也就是，当输入信号S_i(n)的主频率分量在低频范围的时候)。典型地，高线性度对于音频范围(例如，0到大约20KHz之间)内的较低频率很重要。数字低通滤波器74去除由线性化产生的高频噪声。在一些实施例中，在音频范围内系统100具有大于120DB的SFDR值。

从转换高频信号生成的杂散通常由转换器的动态非线性产生。因此，上面描述的用于较低频率输入信号的线性化技术对较高频率的输入信号用处不大。更进一步，杂散(谐波和非谐波两者)与输入信号强相关。为了减少输入信号和杂散之间的相关性，在输入信号S_i(n)上加入附加的抖动噪声。结果是输出信号中出现杂散的频率在时间上更加随机，并且因此杂散被分散到了整个频谱上。在重复性的信号的情况下，平均技术可以减少随机噪声。例如，通过平均信号的N个值，当前的噪声以大约为N的平方根的因子减少。在与转换器的传递函数相关的杂散的情况下，因为它们并不随机，并且对于给定的DAC传递函数，它们总是在相同的频率上出现，所以平均并不能有助于减少杂散的份额。抖动可以使得杂散随机，所以在有抖动的情况下平均将会变得有效。

抖动由抖动模块94执行。抖动模块94抖动每个转换器的输入以衰减导致输出的无用杂散。抖动信号发生器82产生抖动信号S_d(n)，该抖动信号是围绕零值附近的一些LSB的随机数值序列。抖动具有窄带或宽带频谱。在抖动信号通过数字交叉滤波器51和53后，求和器90和92在转换器44和46的输入将抖动信号与输入信号S_i(n)的采样相加。加到转换器的输入的抖动信号减少了杂散与信号的相关性，但付出了为每个转换器的输出加入较高噪声电平的代价。数字低通均衡器86和模拟高通交叉滤波器55的组合传递函数应与数字高通均衡器88和模拟低通交叉滤波器57的组合传递函数相同。数字均衡器86和88补偿了模拟交叉滤波器55和57的影响，因此由相同发生器82产生的抖动信号在组合器58中产生了两个相反幅度的抖动信号。数字均衡器被设计成使得由DAC_H46产生的抖动噪声能用来抵消在低频范围内加在DAC_L44的输入的抖动噪声，并且由DAC_L44产生的抖动噪声能用来抵消在高频范围内加在DAC_H46的输入的抖动噪声。

模拟高通交叉滤波器55的输出包括具有增加的抖动噪声的输出波形。虽然在衰减电平，但模拟低通交叉滤波器57的输出还包括输出波形以及与抖动噪声大小相等且方向相反的增加的噪声。为了便于说明，这个增加的噪声称为“校正波形”。当加上模拟高通和低通交叉滤波器55和57的输出时，校正波形抵消了产生包括来自DAC_H44和DAC_L46两者的份额的输出波形的抖动噪声。为了保证抖动噪声和校正波形有相同的幅度，校正波形被数字高通均衡器88放大，以补偿交叉滤波器的衰减。例如，如果模拟低通交叉滤波器具有20dB的截止频带衰减，校正波形的幅度需要升高20dB。

校正波形是利用求反电路84对抖动信号S_d(n)取反以产生具有与抖动信号S_d(n)的采样值大小相等而方向相反的采样值的数字信号而产生的。然后校正波形通过数字高通均衡器88。求和器92将数字高通均衡器88的输出加到数字低通交叉滤波器53的输出。由此，校正波形抵消了抖动信号S_d(n)产生的偏移量。例如，如果输出信号S_i(n)为零，并且产生了抖动信号S_d(n)，理想情况下输出的信号S₀(t)应该也是零。在一些实施例中，转换器100没有求反电路84，并且求反电路的求反操作由求和器92执行。

可以将抖动信号S_d(n)加到来自数字高通交叉滤波器51的输出信号或者来自数字低通交叉滤波器53的输出这两者之一。例如，求反电路不是耦合到数字高通均衡器88，而是耦合到数字低通均衡器86。

在图6中，线性化LUT72被设置为使得DAC_H44的输出补偿由DAC_L46引入的非线性。但是，抖动模块94被设置为使得它只抖动输入信号位于高频范围的部分。当DAC_H44为主转换器时，并且当输入信号S_i(n)的频率分量太高以至于使用线性化LUT72不能有效校正非线性时，抖动输出信号以随机化杂散是特别有利的。在一些实施例中，抖动模块94被设置为抖动输入信号S_i(n)位于低频范围的部分。在这些实施例中，倘若输入信号的主频率分量足够低，DAC_H44的传递函数几乎与频率无关，LUT72也被设置为使得DAC_L46的输出补偿由DAC_H44引入的非线性。

图7示出了图6中所示的DAC_H44、DAC_L46和转换器系统100所测量的SFDR与输出频率之间关系的图示110。DAC_H44为在400MHz采样率下运行的德州仪器DAC5675，DAC_L46为在400MHz采样率下运行的MAXIMMAX5888。从图示中显然可以看到，转换器系统100的性能要比DAC_H44和DAC_L46的性能好。

参考图8，处理120利用图6中所示的转换器系统100将数字输入信号S_i(n)转换到模拟输出信号S₀(t)。频率复用器42接收(122)数字输入信号S_i(n)，并将信号划分(124)成高频和低频两部分。线性化LUT72所产生的线性补偿值被加到(126)抖动信号发生器82所产生的抖动信号上。然后将结果经过数字低通均衡器86，由求和器90加到(128)输入信号的高频分量上。与抖动信号的大小相等而方向相反的抖动抵消信号在求反电路84的输出产生。然后结果通过数字高通均衡器88由求和器92加到(130)输入信号的低频分量上。DAC_H44将求和器90产生的信号转换(132)成第一模拟信号，DAC_L46将求和器90产生的信号转换(134)成第二模拟信号。DAC_H44和DAC_L46的模拟输出经模拟高通和低通交叉滤波器55和57滤波。然后求和器58组合(136)接收自模拟高通和低通交叉滤波器55和57的信号以形成输出信号S₀(t)。

图11示出了用于执行数字模拟转换处理120的计算机170。计算机170包括处理器172、易失性存储器174、以及非易失性存储器176(例如，硬盘)。非易失性存储器176存储操作系统178、数据180、以及由易失性存储器174之外的处理器172执行的用于执行处理100的计算机指令。

处理120不局限于仅使用这里描述的硬件和软件。处理120可以以数字电子电路或者计算机硬件、固件、软件或其组合来实现。

处理120能够至少部分通过计算机程序产品来实现，也就是，将计算机程序切实地实施在信息载体中，比如在机器可读存储设备；或者在传播的信号中以由数据处理设备执行或控制其的操作，数据处理设备例如可编程处理器、计算机或者多个计算机。计算机程序能够以任何编程语言的形式编写，包括编译或解释的语言，并且可以以任何形式配置，包括作为单机程序或者模块、组件、子程序或其他适合用于计算环境的单元。计算机程序能配制成在一个场所或分散在多个场所处并且通过通讯网络相互连接的一个计算机或多个计算机上执行。

当模拟波形产生或者离线存储在存储设备上时，可以实时计算将要发送到每个DAC的数字数据。

与实现处理120有关的方法步骤由一个或多个执行一个或多个计算机程序的可编程处理器来实现，以执行处理功能。可以将处理120的所有或部分作为专用用途的逻辑电路来实现，例如，FPGA(场可编程门阵列)和/或ASIC(专用集成电路)。

作为例子，适合计算机程序执行的处理器包括通用的和专用用途的微处理器，以及任何类型的数字计算机的一种或多种处理器。通常，处理器从只读存储器或随机存储器或者从两者接收指令和数据。计算机的元件包括用于执行指令的处理器和用于存储指令和数据的一个或多个存储设备。

这里所描述的包括频率复用器41、线性化LUT72、抖动模块94、DAC_H44、DAC_L46和组合器47的电路，可以作为转换器系统40和100的部分或者作为用于与转换器40和100协同工作的分立电路来实现。

虽然描述了本发明的多个实施例。然而应当理解，可以做出各种修改。例如，可以对转换器系统40和100进行修改，通过用具有高频范围优化的SFDR的模拟数字转换器(ADC)取代DAC_H44并且用具有低频范围优化的SFDR的ADC取代DAC_L46，从而将模拟输入转换成数字输出。因此，其他的实施例在所附权利要求的范围内。